JPH01314034A - エコーキヤンセラ回路 - Google Patents

エコーキヤンセラ回路

Info

Publication number
JPH01314034A
JPH01314034A JP14467088A JP14467088A JPH01314034A JP H01314034 A JPH01314034 A JP H01314034A JP 14467088 A JP14467088 A JP 14467088A JP 14467088 A JP14467088 A JP 14467088A JP H01314034 A JPH01314034 A JP H01314034A
Authority
JP
Japan
Prior art keywords
tap coefficient
difference
memory
circuit
echo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14467088A
Other languages
English (en)
Other versions
JPH088517B2 (ja
Inventor
Toru Koyama
徹 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63144670A priority Critical patent/JPH088517B2/ja
Publication of JPH01314034A publication Critical patent/JPH01314034A/ja
Publication of JPH088517B2 publication Critical patent/JPH088517B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はペアケーブルを使用した2線全二重データ伝送
に使用するエコーキャンセラ回路に関するものである。
〔従来の技術〕
従来、加入者線などによる2線全二重データ伝送におい
て、2線−4線変換用のハイブリッド回路を介して生じ
るエコー信号を消去するためにエコーキャンセラ回路が
使用されている。従来のエコーキャンセラ回路はトラン
スバーサルフィルタを用いて実現されており、このトラ
ンスバーサルフィルタのタップ係数メモリにはエコーイ
ンパルス応答値が記憶保持されている。
〔発明が解決しようとする課題〕
しかしながら、上記の従来のエコーキャンセラ回路は各
タップ係数メモリにエコーインパルスそのもの記憶保持
しているため、次のような課題を有している。
つまり、通常のエコーインパルス応答波形は長く尾を引
く波形となっており、このエコーテール部分は極めて遅
い時間変化をする。すなわち、エコーのインパルス応答
のサンプル値系列をhlとすると、 h、1−h、、、<<ho (nが大きいとき)となる
従来のエコーキャンセラ回路はエコーの持つ上記の性質
を全く利用しておらず、h7のnが小さいところのタッ
プ係数メモリサイズと、nが大きく変化が少ないところ
でのタップ係数メモリサイズとは同一となっているため
、エコーのインパルス応答が長く尾を引く場合にはイン
パルス長に比例したメモリサイズの増加となり、回路規
模の増大を招くという課題を有している。
〔課題を解決するための手段〕
本発明はこのような課題を解決するためになされたもの
で、タップ係数メモリにエコーインパルス応答の隣接サ
ンプル値の差を記憶保持するものである。
〔作 用〕
タップ係数メモリにはサンプル値の全情報ではな(、隣
接するサンプル値との差情報のみが記憶される。
〔実施例〕
次に本発明について図面を参照して以下に説明する。
まず、本実施例の説明に入る前に本実施例の背景となる
技術について簡単に説明する。
エコーキャンセラをトランスバーサルフィルタにより実
現する場合、キャンセル信号E7は以下の弐で実現でき
る。
1°1゜ ただし、c瓢 ;i番目のタップ係数 a、Hk番目の送信データシンボル (k=n−i) タップ係数Ciの推定方式としては各種提案されている
が、最も一般的に使用されてるMSE法を使用すると以
下のようになる。
L cR,、=c、1−α* (1、H3,1−、・HH■
ただし、α;ステップサイズ e7 ;残留エコー この0式より次の0式が導かれる。
(c−、、−c≦;’t)=(c仁−c’s’)−α’
 en ” (all−4an−ti+ )・・・■ ここで、D i = ci、 −c− b n−A” a n−4a n−!+1とお(と、0
式は次の0式のように表せられる。
コ1 Del=Da−α+ e、IHb、−、H1+■この0
式を回路で実現したものが図であり、同図は本発明の一
実施例を表すものである。
同図において、l、2は2段のシフトレジスタを構成す
るデータシンボルレジスタ、3〜5はエコーインパルス
応答の隣接サンプル値の差を記憶するトランスバーサル
フィルタのタップ係数差メモリ、6〜14は入力される
2つの信号の和を取って出力する加算回路、15〜21
は入力される2つの信号の積を取って出力する乗算回路
である。
タップ係数差メモリ3〜5には、隣接タップとi   
 i   i−4 の差がり、=c、−c、として記憶保持されおり、この
ため、エコーの変化が小さいエコーテール部での必要語
長は少なくなるため、メモリすべき情報量は削減される
次に同図を参照しながら動作について以下に説明する。
なお、同図においてはシフトレジスタは2段で構成され
ているが、以下の説明では一般的なものを想定してN段
のシフトレジスタについて説明することとする。
一般的には、送信データシンボルa、は各シフトレジス
タ1.2・・・Nに入力され、各シフトレジスタの隣接
レジスタ中のデータシンボルakの差(bl−4(an
−4aa−411) )が取られる。
そして、エコーキャンセル後の残留エコー信号e1とス
テップサイズαとの積が取られ(α・e7)、この乗算
結果とデータシンボルa、の差との積が取られ(α・e
、・b、、) 、続いて、タップ係数差メモリ3〜5の
内容(D ’a  (C’n  C廿’))との和が取
られ(己−α・e7 ・b、、)、この和演算の結果が
タップ係数差メモリに再び記憶されてタップ係数差メモ
リの内容が更新される。
次に、各入力データシンボルに沿って説明する。
残留エコー信号e1とステップサイズαとの積が乗算回
路15において取られ、第1のレジスタ1の入力データ
シンボルa1とこの乗算結果との積が乗算回路16にお
いて取られる。さらに、この乗算結果とタップ係数差メ
モリ3の内容との和とが加算回路8において取られ、こ
の和の演算結果は第1番目のレジスタlに対応したタッ
プ係数差メモリ3に再び記憶され、タップ係数差メモリ
3の内容は更新される。そして、レジスタlの入カデー
タシンボルafiとタップ係数差メモリ3の内容Dθと
の積が乗算回路19において取られ、この乗算結果は第
1番目のタップ出力信号となる。
このように、タップ係数差メモリのうち、N段のシフト
レジスタの中の第1番目のレジスタlの入出力の差に対
する演算結果を保持しているタップ係数差メモリ3を第
1のタップ係数差メモリとし、同様にして、第n番目の
レジスタの入出力の差に対する演算結果を保持している
タップ係数差メモリを第nのタップ係数差メモリとした
とき、第1のタップ係数差メモリの内容と第2のタップ
係数差メモリの内容とを加算回路13において和演算し
、同様に、この和演算結果と第3のタップ係数差メモリ
の内容とを加算回路14において和演算する。引き続き
同様に演算して第1から第nのタップ係数差メモリの内
容を合計したものを第nのタップ係数とする。そして、
第n番目のシフトレジスタから出力されるデータシンボ
ルとこの第nのタップ係数との積が取られて第n番目の
タップ出力信号となる。
このようにしてn=1〜Nについて行われた演算結果を
加算回路11にて全て加算することによりエコーキャン
セル信号E1が発生され、エコー信号は加算回路12に
てこのエコーキャンセル信号E6と加算されて消去され
る。
〔発明の効果〕
以上説明したしように本発明は、タップ係数メモリにエ
コーインパルス応答の隣接サンプル値の差を記憶保持す
るようにしたことにより、タップ係数メモリにはサンプ
ル値の全情報ではなく、隣接するサンプル値との差情報
のみが記憶される。
このため、係数用レジスタの必要語長を削減することが
可能となり、メモリすべき情報量が減少されて必要とな
るメモリ容量は小さくなり、従って構成回路は簡略化さ
れて機器の小型化に貢献されるという効果を有する。
【図面の簡単な説明】
図は本発明の一実施例を表す論理回路図である。 1.2・・シフトレジスタ、3〜5・・・タップ係数差
メモリ、6〜14・・・加算回路、15〜21・・・乗
算回路。

Claims (1)

    【特許請求の範囲】
  1. 2線全二重データ伝送におけるトランスバーサルフィル
    タを用いたエコーキャンセラ回路において、前記トラン
    スバーサルフィルタのタップ係数メモリにエコーインパ
    ルス応答の隣接サンプル値の差を記憶することを特徴と
    するエコーキャンセラ回路。
JP63144670A 1988-06-14 1988-06-14 エコーキヤンセラ回路 Expired - Lifetime JPH088517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63144670A JPH088517B2 (ja) 1988-06-14 1988-06-14 エコーキヤンセラ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63144670A JPH088517B2 (ja) 1988-06-14 1988-06-14 エコーキヤンセラ回路

Publications (2)

Publication Number Publication Date
JPH01314034A true JPH01314034A (ja) 1989-12-19
JPH088517B2 JPH088517B2 (ja) 1996-01-29

Family

ID=15367504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63144670A Expired - Lifetime JPH088517B2 (ja) 1988-06-14 1988-06-14 エコーキヤンセラ回路

Country Status (1)

Country Link
JP (1) JPH088517B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62116025A (ja) * 1985-11-15 1987-05-27 Nippon Telegr & Teleph Corp <Ntt> 音響エコー消去装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62116025A (ja) * 1985-11-15 1987-05-27 Nippon Telegr & Teleph Corp <Ntt> 音響エコー消去装置

Also Published As

Publication number Publication date
JPH088517B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
JPS59211313A (ja) 自動等化器
US5297071A (en) Arithmetic circuit, and adaptive filter and echo canceler using it
CA2020804C (en) Adaptive echo canceller
JP3135902B2 (ja) 自動等化器及び半導体集積回路
KR20000070020A (ko) 혼합된 고정 소수점 또는 부동 소수점 및 블럭 스케일 부동 소수점 연산자를 가진 적응 필터 시스템
JPH01314034A (ja) エコーキヤンセラ回路
JPH01258502A (ja) デジタル計算装置
JP2576767B2 (ja) エコー消去方法およびエコーキャンセラ
JP3147864B2 (ja) 適応ステップサイズ制御適応フィルタ、及び適応ステップサイズ制御方法
JPH06181424A (ja) ディジタルフィルタシステム
JP2841950B2 (ja) エコー消去器
JPS58166824A (ja) トランスバ−サルフイルタ
JPH03127518A (ja) エコーキャンセラ
JPS61264825A (ja) 適応予測形デイジタルエコ−キヤンセラ
JPH03117206A (ja) 適応フィルタ
JP3152815B2 (ja) 音響反響除去装置
JPS61189735A (ja) エコ−キヤンセラ
Agrawal et al. Adaptive filter for concurrent echo cancellation and equalization using fast Kalman estimation
JPS5955618A (ja) トランスバ−サルフイルタ
JPS6256686B2 (ja)
JPS58204633A (ja) エコ−・キャンセラ
JPS5961232A (ja) ブリツジドタツプ等化器の引き込みタイミング検出回路
JPH0669759A (ja) 適応信号処理装置
JPH04284030A (ja) エコー消去器の収束時間短縮方法
JPS62172809A (ja) デジタルフイルタ