JPH01312651A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01312651A
JPH01312651A JP14524588A JP14524588A JPH01312651A JP H01312651 A JPH01312651 A JP H01312651A JP 14524588 A JP14524588 A JP 14524588A JP 14524588 A JP14524588 A JP 14524588A JP H01312651 A JPH01312651 A JP H01312651A
Authority
JP
Japan
Prior art keywords
rom
ram
space
memory
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14524588A
Other languages
English (en)
Inventor
Shinya Yuzawa
湯澤　真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14524588A priority Critical patent/JPH01312651A/ja
Publication of JPH01312651A publication Critical patent/JPH01312651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特にＲＯＭ空間に関する
ものである。
〔従来の技術〕
従来、この種の情報処理装置は、ＲＯＭ空間にはＲＯＭ
が配置されているのみであり、同一空間にメモリ更新不
可の保護機構付きＲＡＭを有することはなかった。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置では、ＲＯＭ空間の内容を
ｃｐｕから参照する場合、直接ＲＯＭを参照するため、
ＣＰＵのメモリアクセス時間と一致したＲＯＭがない場
合、ＲＯＭ空間を参照してのＣＰＵの処理が遅くなると
いう欠点があった。
〔課題を解決するための手段〕
このような欠点を除去するために本発明は、ＣＰＵのア
ドレス空間をＲＯＭ空間とＲＡＭ空間に分割して使用す
る概念を持つ情報処理装置において、メモリの内容を更
新不可とする保護機構を持ったＲＡＭをＲＯＭ空間に持
ち、ＣＰＵは、起動時に保護機構を持ったＲＡＭにＲＯ
Ｍの内容をコピーし、保護機構においてメモリの内容を
更新不可とした後、保護機構を持ったＲＡＭをＲＯＭの
かわりに使用するようにしたものである。
〔作用〕
本発明による情報処理装置においては、ＲＯＭのアクセ
ス時間がＣＰＵのメモリアクセス時間より遅くてもコン
ピュータシステムの性能を最大限引き出せる。
〔実施例〕
次に、本発明による情報処理装置の一実施例を図面を参
照して説明する。図は、その一実施例を示すブロック系
統図である。図において、■はＣＰＵ、２はＲＡＭ空間
を構成するＲＡＭ空間用ＲＡＭ、３はシステムバス、４
はＲＯＭ空間に対するＣＰＵ１からのアクセス時にＲＯ
Ｍ空間用ＲＯＭ５とＲＯＭ空間用ＲＡＭ７のいずれを使
用するかの切替を行なうＲＯＭ空間アクセス切替機構、
６はＲＯＭ空間用ＲＡＭ７のメモリ更新を不可とするた
めのメモリ更新保護機構である。ＲＯＭ空間用ＲＡＭ７
はＣＰＵＩのメモリアクセス時間と一致したアクセス時
間を有する。
コンピュータシステム起動時、ＲＯＭ空間アクセス切替
機構４はＲＯＭ空間用ＲＯＭ５に対してアクセス可能と
なっており、ＣＰＵＩはＲＯＭ内命令を実行する。この
とき、ＲＯＭ５の内容をＲＡＭ空間内ＲＡＭ２にコピー
し、その後、ＲＯＭ空間アクセス切替機構４をＲＡＭ７
に対してアクセス可能とするようになし、ＲＡＭ空間用
ＲＡＭ２からＲＯＭ空間用ＲＡＭ７にコピーし、メモリ
更新保護機構にメモリ更新不可を設定する。
〔発明の効果〕
以上説明したように本発明による情報処理装置は、メモ
リの内容を更新不可とする保護機構を持ったＲＡＭをＲ
ＯＭ空間に持ち、起動時に保護機構を持ったＲＡＭにＲ
ＯＭの内容をコピーし、保護機構においてメモリの内容
を更新不可とした後、保護機構を持ったＲＡＭをＲＯＭ
のかわりに使用するようにしたことにより、上記保護機
構を持ったＲＯＭ空間用ＲＡＭ上であたかもＲＯＭ上に
あるのと同様に実行することができ、ＲＯＭのアクセス
時間がＣＰＵのメモリアクセス時間より遅い場合でも、
コンピュータシステムの性能が最大限引き出せるという
効果がある。
【図面の簡単な説明】
図は本発明による情報処理装置の一実施例を示す系統図
である。 １・・・ＣＰＵ、２・・・ＲＡＭ空間用ＲＡＭ、３・・
・システムバス、４・・・ＲＯＭ空間アクセス切替機構
、５・・・ＲＯＭ空間用ＲＯＭ、６・・・メモリ更新保
護機構、７−ＲＯＭ空間用ＲＡＭ。 特許出願人　　　　日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. ＣＰＵのアドレス空間をＲＯＭ空間とＲＡＭ空間に分割
    して使用する概念を持つ情報処理装置において、メモリ
    の内容を更新不可とする保護機構を持ったＲＡＭを前記
    ＲＯＭ空間に備え、前記ＣＰＵは、起動時に前記保護機
    構を持ったＲＡＭにＲＯＭの内容をコピーし、前記保護
    機構においてメモリの内容を更新不可とした後、前記保
    護機構を持ったＲＡＭを前記ＲＯＭのかわりに使用する
    情報処理装置。
JP14524588A 1988-06-13 1988-06-13 情報処理装置 Pending JPH01312651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14524588A JPH01312651A (ja) 1988-06-13 1988-06-13 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14524588A JPH01312651A (ja) 1988-06-13 1988-06-13 情報処理装置

Publications (1)

Publication Number Publication Date
JPH01312651A true JPH01312651A (ja) 1989-12-18

Family

ID=15380676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14524588A Pending JPH01312651A (ja) 1988-06-13 1988-06-13 情報処理装置

Country Status (1)

Country Link
JP (1) JPH01312651A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441631A (en) * 1977-09-09 1979-04-03 Casio Comput Co Ltd Fixed program set system for control
JPS5814260A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd デ−タ転送方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441631A (en) * 1977-09-09 1979-04-03 Casio Comput Co Ltd Fixed program set system for control
JPS5814260A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd デ−タ転送方式

Similar Documents

Publication Publication Date Title
US5210874A (en) Cross-domain call system in a capability based digital data processing system
KR100239028B1 (ko) 컴퓨터 시스템
EP0464615B1 (en) Microcomputer equipped with DMA controller
JP2539352B2 (ja) 階層型多重計算機システム
AU542123B2 (en) Data processing system
JPH01312651A (ja) 情報処理装置
US4480306A (en) Digital data processing system using unique ALU register files and micro-instruction stacks
JPS6126091B2 (ja)
US4493023A (en) Digital data processing system having unique addressing means and means for identifying and accessing operands
US4532586A (en) Digital data processing system with tripartite description-based addressing multi-level microcode control, and multi-level stacks
JPH03268041A (ja) キャッシュ操作明示化コンピュータ
JPH0528038A (ja) キヤツシユメモリ制御方式
JPH059815B2 (ja)
JPS63180171A (ja) 情報処理装置
JPH0573518A (ja) メモリマツプドｃｐｕシステム
JPH04195540A (ja) 割り込み処理方式
JPH03122723A (ja) 割込処理装置
JPH0432954A (ja) コプロセッサ制御方式
JP2003186666A (ja) マイクロコンピュータおよびｄｍａ制御回路
JPS62276634A (ja) 仮想計算機システム
JPH04314151A (ja) 共用データ域破壊防止方式
JPS61166631A (ja) マイクロプログラム制御処理方法
JPH0628303A (ja) 通信処理装置
KR910018918A (ko) 멀티 프로세서를 이용한 시스템에서 서브프로세서의 프로그램을 램에 실장하는 방법
JPS63317861A (ja) 記憶装置