JPH01311859A - 電圧パルス発生方法及び回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野」 本発明は、スイッチング電源のスイッチング動作を制御
する電圧パルスの発生方法に関するものであり、第１の
低い域値から始まる電圧上昇が、第２の高い域値に達す
るか、または同期信号が発生１−た場合、初期値にリセ
ットされるものである。

［従来の技術］ 制御・調整回路ＩＤＡ　１０６０におい“（、安定化ス
イッチング電源の１次側のスイッチングトランジスタに
トリガをかけるための、パルス発生器により、鋸歯状波
の電圧を発生ずる方法を使用することはＶａｖｌｏ社の
技術情報Ｎｏ７７０４１５により、既に知られている。

そこでは、スイッチングトランジスタの導通状態となる
時間を、そしてその結果として、主電源入力より取り出
せるエネルギ出力を変化させるパルス幅変調器に鋸歯状
波電圧を加えている。スイッチング電源の２次側回路で
は電圧が誘導される。この電圧は、整流・平滑されると
共にスイッチング電源の出力電圧を代表する。この電圧
は内部の基準電圧と比較し、面差がある場合にはスイッ
チングトランジスタの導通状態の時間の関数として制御
・調整回路により再調整される。

スイッチング回路ＴＯＡ　１０６０　　の鋸歯状波発生
器は、電流源と、コンデンサを交互に充電・放電するた
めに使用される１−ランジスタとを備えている。

そして、コンデンサの両端に鋸歯状の電圧パルスが発生
する。

ビジュアルデイスプレィユニット（Ｖ　Ｄ　Ｕ　）を装
備した装置に電力を供給するのにスイッチング電源を使
用する場合、スイッチングの周波数をＶＤＵの走査周波
数に同期させる必要がある。この２つの周波数の間に面
差があると、三周波数相互の干渉により画面に縞模様が
走ってしまう等の障害が起きてしまうからである。従っ
て、鋸歯状波発生器が２Ｔ、、−ドで動作するタイプを
使用する。

それにより、スイッチングパルスの発生を制御づるので
ある、フリーランモードでは、パルス発生器は予め定め
た定格周波数で発振する。コンデンサの放電は、そして
その結果としておきる電圧上昇のリセットは、より高い
値に設定された電圧値く域値）を越えると域値判断回路
によりトリガがかけられる。もう一方のモードである同
期モードでは、パルス発生器の周波数は外部の同期信号
によって定められる。どちらのモードが起動されるかは
、パルス発生器の同期入力端子に、同期信号が加えられ
ているかどうかによって決まる。同期入力端子にトリガ
がかからない場合、自動的に、フリーランモードになる
。しかし、ある設定電圧レベルの同期信号が発生器に加
えられると、同期モードとなる。

［発明が解決しようとする課題］ 従来の回路では、同期信号を先に述べたより高い域値で
動作する域値判断回路の出力に加えられると同期が行わ
れる。すると、同期信号の正のレベルにより、放電が開
始するのである。本モードの欠点は、パルス発生器の定
格周波数より低い同期周波数のみしか許容されないこと
である。この回路では、定格の周波数より高い周波数で
は処理されない（同期不可能）である、これにより、定
格発振周波数ｆｓが同期周波数ｆｓｙｎｃより確実に高
い周波数であることが必要である０通常の動作状態では
、定格発振周波数と同期信号周波数の差異に基づく周波
数差はかなり大きいので、温度変化、或いは経年変化等
による周波数の変動時にも、常にｆＮ）ｆｓｌ／ｎＣと
なる。この周波数偏差はフリーランモードから同期モー
ドに移る際は克服されなければならず、これによりスイ
ッチング電源の２次回路で、基準電圧に対して、過度的
に出力電圧が減少する。この減少は周波数偏差に比例す
るものである。制御・ＦＩ整回路は、電圧低下に対応す
るために、電流を増強して主電源ラインよりエネルギを
余分に供給する。これに伴い、スイッチング電源に過大
な電流が流れ、スイッチング電源が一時的にカットオフ
されることもある。スイッチング電源は、このように好
ましくない動作条件を考慮してそのサイズが決められな
ければならず、即ち太き目に設計されなければならない
ことを意味している。このような欠点は、定格発振周波
数と同期信号周波数間の周波数偏差をできるかぎり小さ
くすることで防ぐごとができる。

同期のための従来の方法の他の欠点は、同期信号がある
一定の電圧レベルのときのみに安定動作が保証されてい
るという事実にある。つまり、パルス発生器は電圧レベ
ルが２ボルト以上のときのみに起動される。−膜内には
、同期信号を発生する回路もスイッチング電源により電
源を供給されているが、同期信号の必要とされる電圧レ
ベルは、装置を起動した直後には得られない、かくして
、パルス発生器は発振を始めることができない、この不
確定な動作状態を避けるために、必要な電圧レベルが得
られるまでパルス発生器を起動した直後の僅かな時間同
期信号をカットオフすることがよく行われている。この
カットオフにより、パルス発生器は自動的にフリーラン
モードで発振を始め、後に同期信号が供給されたときに
、同期モードに切替わることになる。これを実施するた
めには、多額の設計費用を要する特別な電子回路が必要
である。この電子回路は、もしパルス発生器がどんな電
圧レベルの同期入力でも処理出来るならば、不要となっ
てしまう。

本発明の目的は、上記欠点を解決する電圧パルス発生器
方法及び回路を提供することである。

［課題を解決するための手段１作用及び発明の効果］ 同期モードでは、フリーランモードから同期モードに移
行するときに発生する。定格発振周波数と同期周波数の
差は減少されるので、僅かなスイッチング電流のみが流
れ、かつスイッチング電源が安定性高く作動し、かつ同
一定格出力に対し、以前より小さな寸法にすることがで
きる。さらに、同期信号中の不確定な信号レベルでもパ
ルス発生器が発振するので、スイッチング電源の信頼性
が向上する。

本発明によれば、電圧上昇は第１と第２の域値の間にあ
る第３の域値に達したときにリセットされるので、（同
期信号が無い、あるいは第２の域値に達した後にこの域
値が有効となる。）かっ、同期信号中に生ずるパルスエ
ツジが電圧」上昇をリセットするために使われるので、
上記目的は先に説明した種類の方法によって解決される
。

このために、同期信号が無い場合には自動的にフリーラ
ンモードになる。そうすると、電圧上昇は第１と第３の
域値の間でおきる。後者により、第１の域値電圧への電
圧上昇がリセットされて、次のパルスサイクルが始まる
。そのため定格発振周波数は、第１と第３の域値の電圧
差にのみ依存する。というのは、同期信号の波形が一定
であれば、第１及び第３の域値により電圧上昇の時間間
隔が決定されるからである。

スイッチング回路に同期信号を与えると、２つの効果が
得られる。第１は、電圧パルスと第３の域値が同じ電圧
とである場合に、電圧」上昇のりセラ１−が抑制される
ということである。第２は、その後、リセットは同期信
号のパルスエツジで起きる、ということである、このパ
ルスエツジによる制御の重要性については、後に述べる
こととする。

したがって、電圧上昇のリセッ１−は、それぞれの同期
信号の時間により、第３の域値に達する以前で６１．以
後にでも起り得る。そして、パルス発生器の定格発振周
波数を決定する。この方法を用いれば、同期信号の周波
数が定格周波数より高くても低くても取扱う事ができる
。

上に述べた方法には、実際に用いると沢山の利点がある
。これによると、パルス発生器の定格周波数を正確に既
知の同期信号周波数の値に設定することができる。フリ
ーランモードから同期モードに切替わる時に起る定格周
波数と同期周波数の周波数偏差は、好ましい状態では、
はぼＯとなるまで減少できる。だから、モード遷移のと
きの制御偏差をバランスさせるのに必要なスイッチング
ｉ　Ｋらまた小さい値にできる。これによりスイッチン
グ電源は極めて安定に動作すると共に、定められた定格
出力では、その最大電流の割には小型に作ることができ
る。

本発明の利点は、例えば定格周波数が温度の影響や経年
変化によって±ｄのドリフトを起こしｔ：ような好まし
くない状況で本発明の回路と既知の回路とを比較すると
明確になる。従来技術によるパルス発生器で安定な動作
を行うためには、定格周波数と同期信号周波数の差は、
予想される最大ドリフト値より大きな値、したがって少
なくとらｄに設定しなくてはならない。最悪の場合、動
作モードの切替時に克服しなくてはならない周波数偏差
はｄの２倍である。これに対して、本発明の方法によれ
ば周波数偏差は従来の半分のｄに減することができる。

以Ｌ、パルス発生器がフリーランモードから同期モード
へ遷移するごとについて説明した。その逆の遷移も実際
問題としては重要であり、ある期間にわたって同期信号
が途絶えたときに起きる。

この場合、電圧は、第２の高い方の域値に達し、これに
より電圧り昇のり七ヅトが起きるまで」上昇する。同時
に第３の域値は、再び“有効な状態となり、パルス発生
器は、フリーランモードの定格周波数で発振する。ここ
ではまた、本発明により減じられた周波数面差は、２つ
の動作モード間の切替の際に有利に作用する。

電圧上昇をリセットするための同期信号中に発生ずるバ
ルスエ・ツジを使用することによって、パルス発生器の
同期信号入力端子におけるスタティックな電圧レベルが
、後者の動作状態に何の影響も示さないようにすること
ができる。このことは、同期信号がまだ十分に高い電圧
ではなかったり、或いはＯボルトであったりしたような
場合に、スイッチング電源の電源投入をすることにとっ
ては、極めて有効な利点となる。しかしながら、本発明
による方法では、パルス発生器はその定格周波数で発振
を開始し、スイッチング電源は、同期信号を発生ずる回
路に動作電圧を供給する。同期信号のパルスエツジが定
められた場合、パルス発生器はフリーランモードから同
期モードへと遷移する。

また、同期パルス発生回路の誤動作等より同期信号が発
生されない場合には、同期信号の直流レベルは、いかな
る値で６よく、その一方でパルス発生器はやはり動作状
態となっている。

本発明による方法の一実施例は、第１及び第３の域値間
にある第４の域値を電圧上昇が通過したときに、同期パ
ルスが有効となるという事実により特徴づけられる。す
でに説明したように、同期モードでは電圧上昇のリセッ
トは同期パルスによってトリガされる（引起こされる）
０本実施例により、電圧上昇が第４の域値を越えたとき
のみリセットされるように構成できる。第１から第４の
域値まで、電圧が上昇して推移するに必要な時間内に、
同期パルスは抑制される。第４と第１の域値の電圧値に
比例したこの時間間隔は、それ以上では同期モードとな
ることが不可能となる発振周波数の上限値をきめる。こ
れと同じように、発振周波数の下限値は、第１と第２の
域値の電位差によって決められる。もし２つの同期パル
ス間の時間が、第１から第２の域値まで電圧が上昇する
のに要する時間より長い場合、後者は上に述べたように
、電圧上昇のリセットにトリガをかけ、同時にフリーラ
ンモードへと切替える。したがって同期モードは、パル
ス発生器の定格周波数が含まれる、小さな周波数域内に
制限される。これは有利である。なぜならば、非常に好
ましくない動作条件下においても、フリーランモードか
ら同期モードへと推移するときの最大周波数偏差は予め
定められた値に制限されるからである０例えば、故障と
か同期周波数の減少により、同期信号が一時的に作られ
なくなってしまうと、この手段なしでは通常の同期周波
数が再構築されたとき、過度に大きな周波数偏差がその
好ましくない結果と共に発生するおそれがある。同期モ
ードを小さな周波数域に制限することによって、この現
象を避けることができる。

また、本発明の方法の他の実施例では、同期パルス列の
内で、少なくとも第１の同期パルスが、第４の域値の通
過とは独立に有効となるようになっている。このような
手法により、第１の、まれには、第２の同期パルスによ
って、既に同期がとれた状態となる。もし、例えば同期
周波数とパルス発生器の周波数が極めて近い値であると
すると、同期パルスは、同期信号が無効となるときの電
圧上昇の場合に発生する。パルス発生器を同期周波数に
さらに強制的に固定するために、先頭の、さもなければ
その次の同期パルスは既に有効となっており、電圧上昇
はリセットされている。だから、１番目の、或いは２番
目の同期パルスの後では、パルス発生器の出力端におけ
る電圧パルスのそれぞれは、周波数及び位相に関連して
はすでに相互に対応している。

本発明の方法を実施する回路装置は、電圧上昇を開始・
リセットさせる双安定回路であり、第１の域値判断回路
の出力信号により２つの双安定スイッチ状態の内の１つ
に切替えられ、第２の域値判断回路の出力によりもう一
方の状態へと切替えられ、さらにその状態は同期パルス
により切替えが可能である双安定回路を有する回路装置
において次の２つの点により特徴づけられる。１つは第
３の域値判断回路が設けられたことである。この第３の
域値判断回路の出力信号は、同期信号のパルスエツジで
制御される第３の論理回路の出力信号、第２及び第３の
域値判断回路の出力信号に接続・結合する第１の論理回
路へと接続されている。

もう１つは、エツジで制御される第２の論理回路が、同
期パルス列が来るときには第３の域値判断回路の出力を
禁止して、電圧上昇が第２の域値判断回路の域値を通過
するときに許可とすることである。

この回路構成において、双安定回路は、その入力端の信
号の状態によって電圧上昇を開始しなり、リセットしな
りする。電圧上昇のトリガを実行する双安定回路の一方
の入力は、第１の域値判断回路の出力によって制御され
る。この第１の域値判断回路は、リセット状態の間、電
圧パルスが域値判断回路の域値未満に降下すると信号を
発生する。

双安定回路のもう一方の入力は、電圧上昇のリセットを
実行するのだが、第１の論理回路を経由して制御される
。後者は第２．第３の域値判断回路の出力信号、さらに
第３の論理回路の出力信号を結ぶので、電圧上昇のリセ
ットは、電圧上昇が第２或いは第３の域値に到達したと
きに、または第３の論理回路に同期パルス列が発生した
ときに実行される。フリーランモードと同期モードの２
っの動作モードは、はっきりと区別されていなければな
らない。

同期パルスが入力されていないことが特徴であるフリー
ランドモードでは、第３の域値判断回路が動作する。第
３の域値判断回路の出力信号は、入力が域値を越えたと
きに、第１の論理回路及び双安定回路を介して電圧上昇
をリセットする。電圧のりセットは、第１の域値判断回
路の域値を電圧が下回り、新１７いパルスサイクルが開
始するまで継続する。この動作状態において発生した電
圧パルスの振幅は、第３と第１の域値の電位差によって
決まる。電圧上昇の勾配が一定の場合、パルス周期、或
いはパルス周波数はその振幅により定まる。

同期モードは、一連のパルス列の発生により特徴づけら
れる。第１のパルスエツジが第２の論理回路を制御する
ので、その出力信号は、第３の域値判断回路の出力をブ
ロックする。よって電圧上昇をリセットしようとするこ
とに対して無能となってしまう。第３の域値判断回路の
出力信号は、第２の域値判断回路に一度■・リガがかか
ったときのみ出力される。同期信号は、第３の論理回路
にも加えられる。同期信号の中にパルスエツジが発生す
るとき、後者は出力信号を発生する。これにより、第１
の論理回路を経由して、間接的に電圧パルスのリセット
にトリガをかける。以下に説明するように、電圧パルス
の最大電圧は、第２の上側の域値により制限される。こ
れにより、同期モードでは、同期パルスが発生している
時間内では、電圧振幅は０ボルトと第１及び第２の域値
の電圧差との間の値をとることができる。したがって振
幅は、フリーランモードの場合より大きくも小さくもな
り得る。

電圧振幅は直接的に電圧パルス幅に比例し、電圧パルス
周波数に逆比例するので、定格周波数より大または小で
ある同期周波数を本発明の回路構成で処理することがで
きる。これにより上述の利点を生ずる。

同期パルスが無い場合、モードは同期モードからフリー
ランモードへ自動的に切替わる。すると、電圧は第２の
上側の域値に達するまで一度だけ上昇し、第２の域値判
断回路は電圧パルスのリセットにトリガをかける。同時
に第３の域値判断回路の出力信号は再び出力され、電圧
上昇は第１と第３の域値の間で進む。

さらに重要な利点は、第２及び第３の論理回路の入力は
、エツジ制御により動作するという事実である。よって
、この回路構成は、同期信号に含まれるパルスエツジだ
けを評価する。このことは、このようなパルスエツジが
無いと、この回路構成は自動的にフリーランモードとな
ることを意味するにの点で第２及び第３の論理回路の入
力端では、どんなスタッティックな電圧でも存在し得る
。

それによって、不確定な同期信号によってパルス発生器
が意に反して止まってしまうことがない。

上記回路の好ましい具体例は第４の域値判断回路を設け
たことを特徴どしている。第４の域値判断回路の域値は
第１及び第３の域値判断回路の域値の間にあり、その出
力信号は、第３の論理回路において同期信号を通過させ
たり、ブ１′：ＪツクしたりすることにトリガをかζＪ
る６それによって第１及び第４の域値判断回路の域値の
間の電圧−上昇の持続時間によって決まる時間間隔内の
同期信号を抑制することが可能となる。電圧パルスのリ
セットは、第４と第２の域値判断回路の域値で定められ
る制■された期間にのみ実行される。その周波数レンジ
においては、これはバンドパスフィルタに相当する。バ
ンドパスフィルタ内では、同期パルスはその周波数の上
限及び下限値の間でしか伝達されない。第４或いは第２
の域値判断回路が反転（スイッチ）する域値を変化させ
ると、定格周波数に対する周波数偏差の」ユ限値或いは
下限値を調整することができる。同期信号の周波数制限
によって、フリーランモードから同期モードへの切替え
時に、周波数偏差もまた小さな制限域内に止まり、よっ
て動作のモード変化のときの電圧変化を制御する最大ス
イッチング電流は、予め定めた制限値を越さないという
長所が生ずる。

本発明の回路構成の他の実施例は、第２の論理回路が、
そのクロック入力へは同期信号が加えられ、そのリセッ
ト入力には第２の域値判断回路の出力が加えられるよう
な双安定回路であるということを特徴としている。双安
定回路は、同期信号゛のパルスエツジでトリガをかけら
れ、また第２の域値判断回路の出力信号がリセット入力
端子に与えられ初期の状態にリセットされるまでそのま
まの状態でいる。第２の論理回路として双安定回路を使
うことのメリットは、その出力信号が同期パルスの長さ
に無関係であり、よってその回路装置が安定に動作する
ことである。

本回路装置の他の実施例は、第３の論理回路が、そのク
ロック入力に同期信号が加えられ、第４の域値判断回路
の出力信号によりリセットされるような双安定回路であ
ることを特徴としている。この装置においては、電圧上
昇が第４の域値を越すまで、同期パルスは第３の論理回
路により抑制される。そして第４の域値は、再び第３の
論理回路を同期のためにリリースする。この装置により
、上記上側の周波数制限が達成される。

この回路構成の他の実施例では、第４の論理回路が設け
られている。これにより、第４の域値判断回路の出力信
号が少なくとも同期パルス列の第１のパルスの間に非有
効と設定される。それによって、パルス発生器が、第１
の或いは遅くとも第２の同期パルスが来た後に、同期周
波数にロックインするようになる。

同期周波数と定格周波数が本質的に一致するかどうか、
そして電圧上昇が第１及び第４の域値の間にあるとき同
期パルスが発生するかどうかということは、極めて重要
なことである。既に述べたように、第４の域値判断回路
は同期パルスの抑制のためのものであり、希望する同期
は、同期パルスの位相変化の後でのみ起きる。ここで説
明される実施例では、第４の域値判断回路の出力信号は
、同期信号がある場合−時的にブロックされ、パルス発
生器が直ちに同期周波数にロックインする。

これにより、第４の域値判断回路の出力信号は再びリリ
ースされ、従って、上側の周波数制限が再び有効となる
。

［実施例］ 第１図は、電圧パルスを発生するための回路構成の概略
を示している。コンデンサ１は交互に、充電用電流源２
で充電されたり、放電用電流源３で放電されたりする。

一定電流の場合には、電圧上昇あるいは降下は直線的に
行われる。コンデンサ１には電圧パルス（この場合は三
角波パルス）が得られる。この出力信号は回路構成の入
力部分にある域値判断回路４へと供給される０時間的に
変化する電圧は、コンパレータ４において、スタイツク
な基準電圧により内部的に得られた域値と比較される。

もし電圧がこの域値を越すと、この域値判断回路の出力
電圧は切換わる。たとえば正から負の電圧レベルという
具合にである。域値判断回路の出力信号はロジック回路
部５の同期信号と結合される。そしてロジック回路部５
からは充電電流源２あるいは放電電流源３を抑制する二
つの信号が得られる。デジタル素子を制御するために、
以下に述べる電位レベルを定義する。すなわち、正の電
位は二進数（論理値）の１、零または負の電位は論理値
０とする。

第２図は、第１図の回路を詳細に示している。

基準電圧Ｖｒｅｆを出力する基準電圧電源は、域値Ａ。

Ｂ、Ｃ，Ｄを作り出す電圧分割器９に電圧をかける。域
値Ａは域値判断回路１０の負の入力端子に接続される。

域値判断回路１０の正の入力端子には出力信号Ｖｓｉｇ
の電圧値が与えられる。域値判断回路１０の出力Ｇは、
双安定回路１５の一つの入力に接続されている。域値Ｂ
は域値判断回路１３の負側入力に接続されている。この
域値判断回路１３の正の入力端子にも出力信号Ｖｓｉｇ
が接続されている。この域値判断回路１３はその出力Ｗ
において、双安定回路１９のリセット入力端子へ接続さ
れている。域値Ｃは、域値判断回路１２の正側入力端子
へ供給される。域値判断回路１２の負側入力には出力電
圧Ｖｓｉｇが伝えられる。域値判断回路１２の出力はＯ
Ｒゲート１８の一つの入力へ接続されている。域値判断
回路１１の正側入力端子には域値りが加えられ、負側入
力端子には出力Ｖｓｉｇが加えられる。域値判断回路１
１の出力信号Ｕは、第２の双安定回路２０のリセット入
力端子に、かつＡＮＤゲート１４の入力端子にもｍ枕さ
れている。ＡＮＤゲート１４の２番目の入力端子にはＯ
Ｒゲート１８の出力Ｅに接続され、３番目の入力端子に
双安定回路１９の負側出力Ｑによりトリガがかけられる
。ＡＮＤゲート１４の出力Ｆは、双安定回路１５の２人
力の内の一方に接続され、後者はその出力Ｎにより放電
電流源１６を制御し、そのもう一方の出力Ｍにより、充
電電流源１７を制御する。電流源１６．１７から流出す
る電流はコンデンサＣ１に流入し、出力端子ＰではＶｓ
ｉｇが出力信号として得られる。同期信号Ｖｓｙｎｅは
、双安定回路１９のクロック入力端子に与えられ、この
双安定回路の出力Ｑは、インバータ２１を通った後、双
安定口＃ｒ２０にトリガをかける。

双安定回路２０の出力信号りは、ＯＲゲート１８の第２
の入力に供給される。双安定回路１９と２０のＳ入力と
り入力には正電圧ＨＳ接続されている。

第３図には信号の状態と時間（１）との関係が示されて
おり、第２図の回路構成が種々の動作状態を取ったどき
、このようなチャートとなる。ここでは正電位を論理信
号レベル〈論理値）１としている。第３図で使用した信
号の名称は第２図のそれと同じである。出力信号Ｖｓｉ
ｇは、電圧値Ｘ（ｍａｓｓ）と域値りの間の振幅値をと
る。出力信号を時間域にて分割し、五つの異なった動作
状態を定義することにする。供給電圧を投入すると、ま
ず開始動作ａのモードとなる。ここではパルス発生器が
フリーランモードとなり、このとき同期パルスＶ　ｓ　
ｙ　ｎ　ｃは存在しない、更に、このパルス発生器の定
格発信周波数より高い周波数の同期パルスに同期して動
作している同期モードＣが示されている。また、定格基
準発振周波数より低い周波数に同期する場合の動作モー
ドｄの信号状態の図も示されている。そして最後に、フ
リーランモー　ドに戻り同期パルスの無い状態のｅでス
タートしたときの信号の波形が示されている。

以下に第２図の回路構成による動作を説明する６種々の
動作モードに対応する信号の状態を第３図に示した。ま
ず初めに、パルス発生器がフリーラン状態にあるモード
について説明しよう。この状態においては、同期パルス
Ｖｓｙｎｃは存在しない。

電源投入直後はく第３図におけるａの状態）出力信号Ｖ
ｓｉｇは、はぼＯボルトであり、域値判断回路１０は出
力端子Ｇに負の信号を出力する。そうすると、双安定回
路１５にトリガがかかり、その出力Ｍが理論値１となり
、電流源１７がスイッチオンどなる。電流源１７は、コ
ンデサＣ１に対し一定電流を供給するので、出力端子Ｐ
における出力電圧は直線的に上昇する。電圧増加が域値
Ｃを越えると、域値判断回路１２の出力■は負の信号を
出し、第２あ双安定回路２０の出力りが論理値Ｏであれ
ば、ＯＲゲート１８の出力ＥにはＯ信号があられれる。

このようにしてＡＮＤゲート１４の出力Ｆは論理値Ｏに
セットされ、双安定回路１５の出力Ｎは論理値１となる
６放電電流源１６はスイッチオンとなり、コンデンサＣ
１の電圧上昇はリセットされる。放電電流源１６は、出
力電圧Ｖｓｉｇが域値Ａを割るまで、オンの状態でいる
。

そして、域値判断回路１０の出力端子Ｇの負信号により
、次のパルスザイクルが開始される。

電流源をスイッチオンしたときは、双安定回路２０の出
力１、の理論値は不確定であり、論理値１あるいはＯの
どちらの値でもとることができる。

第３図のａの破線で示したように、出力りの論理値が１
の場合、ＯＲゲート１８の出力Ｅも論理値１になる。域
値判断回＃１１２の実行は、負の出力信号■への変化が
あり電圧上昇をリセットするときは、無効となってしま
う。このような場合、電圧は域値りに達するまで上昇す
ると共に、域値判断回路１１を負の出力信号Ｕにスイッ
チするときは、電圧上昇のリセットがかかる。同時に双
安定回路２０は、その初期状態に戻り、出力信号Ｉ−は
論理値Ｏとなる。そうするとパルス発生器は、第３図の
ｂに示すように安定したフリーランモードに入る。スイ
ッチの投入後、出力Ｑを有する双安定回路１９の未確定
な状態は、ＡＮＤゲート１４を介して、意に反した電圧
上昇リセットを引き起こしてＬ７まうことがある。しか
し電圧が上昇して域値Ｂを越えた後、双安定回路１９の
出力信号Ｑは域値判断回路１３の出力により必ず論理値
１となる。だからパルス発生器の安定した起動が保証さ
れるのである。

同期モードは、双安定回路１９のクロック入力に同期信
号Ｖｓｙｎｃの正エツジが加えられたときに起動がかか
る。まず上昇中の電圧が、域値ＢとＣの中間にあると仮
定する（第３図でのＣの動作モード）、このとき、域値
判断回路１３の出力信号Ｗは正となり、双安定回路１９
のＱ出力はパルスエツジによって論理値０へと切替わる
。そしてＡＮＤゲート１４の出力Ｆの論理値は０となり
、双安定回路１５を介して電圧上昇がリセットされる。

同時に、双安定回路２０の出力しは、インバータ２１を
通じて論理値１に設定される。ＯＲゲート１８の出力Ｅ
には、域値判断回路１２の出力レベルとは無関係に論理
値１が現れる。この状態は、電圧上昇が域値りを越えて
、双安定回路２０が域値判断回路１１を通じてリセット
されるまで続く、第３図のｄに示す破線のように、リセ
ット動作中に同期パルスＶｓｙｎｃがこの回路構成に入
力されても、基本的な機能にはなんら変化を来たさない
、よって、同期モードでは、電圧パルスの最大振幅は域
値りとＡの差によって決まる。

つぎに、周波数制限の機能について説明する。

電圧パルスの振幅が域値ＢとＤの間で変化する期間に発
生する同期パルスは、電圧パルスをリセットするように
働き、よってパルス発生器を同期周波数にロックイン（
固定）する、同期パルスの時間間隔が、電圧が域値Ａか
らＤに上昇するのに必要な時間に対して増加していく場
合には、域値判断回路１１は、同期パルスが発生する以
前にフリーランモードへ戻る。このようにして、周波数
の下限値が決まる。上側の周波数制限は、域値判断回路
１３により決められる。域ｉＡからＢまで電圧上昇する
のに擁する時間より短い時間の差異を持つ同期パルスは
、効力の無い状態に留る。域値判断回路１３はその出力
Ｗに負の信号を出し、双安定回路１９をこの時間間隔内
に初期状態にリセットするので、双安定回路１９の出力
から同期パルスが出なくなる。

フリーランモードへの復帰しく第３図の動作モードｅに
対応）は、同期パルスＶｓｙｎｃが無いときにおこる。

このとき、電圧上昇Ｖｓｉｇはより高い域値りに達し、
域値判断回路１１の出力Ｕにより電圧上昇にリセットが
かけられる。同時に双安定回路２０は、信号Ｕにより初
期状態に切替えられ、論理回路２０の出力信号りは論理
値Ｏとなる。したがってＯＲゲート１８の出力信号Ｅは
、信号Ｖにしか依存せず、よって域値判断回路１２の状
態にしか依存しないということである。電圧上昇が域Ｉ
Ｃに達すると、電圧上昇は信号Ｖ、Ｅ、Ｆ。

Ｎによりリセットされる。このパルス発生器はフリーラ
ンモードで発振する。第３図でモードｅに示されている
ように、双安定回路１９に存する同期信号Ｖｓｙｎｃの
スタティックな電圧レベルは、正（実線）でも負（破線
）でも良い。

第４図には、急速に同期を取るための回路構成を示す、
これは第２図の全回路に、第４の論理回路３０を付は加
えたものである。この回路３０はＯＲゲート３１及びＡ
ＮＤゲート３２を備えている。この回路では、第２の双
安定回路２０の負の入力Ｒが、ＯＲゲート３１の一方の
入力へ接続されている。ＯＲゲート３１のもう一方の入
力は、域値判断回路１３の出力Ｗに接続されている。

ＡＮＤゲート３２は、その一方の入力がＯＲゲート３１
の出力に、もう一方の入力が域値判断回路１０の出力Ｇ
に接続されている。この第４の論理回路３０の出力は、
第３の双安定回路１９のリセット入力端子へ接続されて
いる。

次に、第４図に基づいて作用を説明する。

同期パルスが存在しない状態では、双安定回路２０の出
力Ｒが論理値１へとリセットされており、ＯＲゲート３
１の出力には、域値判断回路１３の信号状態如何にかか
わらず、論理値１が出てくる。

ＯＲゲート３１に直列に接続されているＡＮＤゲート３
２は、電圧パルスＶｓｉｇの振幅が域値Ａより大である
場合に、論理値１を出力する。

域値判断回路１０の出力が一時的に負の値となる電圧上
昇リセット後にのみ、第４の論理回路３０の出力は０と
なり、双安定回路１９は、定められた初期状態にセット
される。同期信号Ｖｓｙｎｃの第１の正パルスエツジに
より、電圧上昇は直ちにリセッ１−されて、パルス発生
器は同期モードの発振状態となる。同期は上記に述べた
手段により、域値８未満でも可能となっている。第１の
同期パルスの後に、第２の双安定回路２０の出力Ｒは０
に設定され、域値判断回路１３の周波数制限効果は、再
び完全に有効となる。この回路構成に電源を投入した後
に、双安定回１２０の出力信号Ｒが偶然に論理値０と成
り得るので、第２の同期パルスか来たとき初めて強制同
期がとれることになる。かくして、電圧は域ｉＤに達す
るまで上昇し、域値判断回路１１は双安定回路２０を予
め定めた初期状態にリセットする。

【図面の簡単な説明】

第１図は電圧パルス発生回路の概略図、第２図は第１図
の回路の詳細図、第３図は第２図の回路が種々の動作状
態を取った場合の信号状態図、第４図は第１図の回路構
成の他の実施例である。 図中、Ａは第１の域値、Ｃは第３の域値、Ｄは第２の域
値、Ｖ　Ｓ　Ｖ　ｎ　Ｃは同期信号、■は出力信号、１
．１は第２の域値判断回路、１２は第３の域値判断回路
、１４は第１の論理回路（ＡＮＤゲー１＝　）、２０は
第２の論理回路である。 特許出願人　ニックスドルフ・コンピュータ・アクティ
ーン・ゲゼルシャフｌ− 代理人弁理士　絹　　谷　　信　　雄　（外１−名）け
９」

Claims (1)

1. 【特許請求の範囲】 １、第１の低い方の域値からスタートする電圧上昇が、
   第２の高い方の域値に達するか又は同期信号が発生した
   ときに初期値にリセットされる、スイッチング電源のス
   イッチング動作制御用の電圧パルス発生方法において、
   上記電圧上昇が上記第１及び第２の域値の間の第３の域
   値に達するとリセットされ、該第３の域値が同期信号が
   ない場合あるいは上記第２の域値に達した場合に有効で
   あり、また電圧上昇をリセットするために、同期信号中
   に発生するパルスエッジが利用されることを特徴とする
   電圧パルス発生方法。 ２、電圧上昇が上記第１と第３の域値の間の第４の域値
   を通過する時に、同期パルスが有効となることを特徴と
   する請求項１記載の電圧パルス発生方法。 ３、少なくとも同期パルス列の先頭のパルスが、上記第
   ４の域値の通過とは無関係に有効となることを特徴とす
   る請求項２記載の電圧パルス発生方法。 ４、電圧上昇のリセットが、調整可能な時間間隔内に行
   なわれることを特徴とする請求項１乃至３のいずれかに
   記載の電圧パルス発生方法。 ５、第１の双安定回路の出力信号により２つの双安定状
   態の一つの状態に切替えられる一方第２の双安定回路の
   出力信号によりもう一方の双安定状態へ切替えられると
   共に、同期信号によっても切替え可能である電圧上昇開
   始・リセット用双安定回路を具備する請求項１記載の方
   法を実施するための回路において、第３の双安定回路が
   設けられ、その出力信号が、第２および第３の双安定回
   路の出力と同期信号パルスエッジで制御される第３の論
   理回路の出力とを接続・結合する第１の論理回路へ接続
   され、かつエッジコントロールされる第２の論理回路が
   、同期信号の中にパルス列があるときは第３の域値判断
   回路の出力を可能状態にする一方、電圧上昇が第２の域
   値判断回路の域値を通過するときは、第３の域値判断回
   路の出力を不可能にすることを特徴とする回路。 ６、第４の域値判断回路が設けられ、その域値が上記第
   １と第３の域値判断回路の域値の間に存在すると共に、
   その出力信号が、第３の論理回路において同期信号の許
   可・禁止にトリガをかけることを特徴とする請求項５記
   載の回路。 ７、上記第２の論理回路が双安定回路であり、そのクロ
   ック入力に同期信号が供給されると共にそのリセット入
   力に上記第２の域値判断回路の出力信号が供給されるこ
   とを特徴とする請求項５または６記載の回路。 ８、上記第３の論理回路が、そのクロック入力に同期信
   号が供給され、かつ上記第４の域値判断回路の出力信号
   でリセットされる双安定回路であることを特徴とする請
   求項５乃至７のいずれかに記載の回路。 ９、上記第２の論理回路のクロック入力が上記第３の論
   理回路の出力に接続されていることを特徴とする請求項
   ８記載の回路。 １０、上記第３の域値判断回路の出力信号をブロックし
   たり、通過させることがＯＲゲートにより制御されるこ
   とを特徴とする請求項５乃至９のいずれかに記載の回路
   。 １１、上記第１の論理回路がＡＮＤゲートであることを
   特徴とする請求項５乃至１０のいずれかに記載の回路。 １２、第４の論理回路が設けられ、これにより上記第４
   の域値判断回路の出力信号が、少なくとも同期パルス列
   の先頭パルスの間、非有効にセットされることを特徴と
   する請求項６乃至１１のいずれかに記載の回路。 １３、まず、上記第２の論理回路と第４の域値判断回路
   の出力をＯＲゲートで離接的に結合し、次にその結果の
   出力信号と上記第１の域値判断回路の出力信号とをＡＮ
   Ｄゲートで接続的に結合し、そしてそこから出力される
   信号が上記第３の論理回路へ供給されることを特徴とす
   るる請求項１２記載の回路。