DE3206584C2 - Schaltungsanordnung zur Steuerung eines Gleichstromstellers - Google Patents
Schaltungsanordnung zur Steuerung eines GleichstromstellersInfo
- Publication number
- DE3206584C2 DE3206584C2 DE19823206584 DE3206584A DE3206584C2 DE 3206584 C2 DE3206584 C2 DE 3206584C2 DE 19823206584 DE19823206584 DE 19823206584 DE 3206584 A DE3206584 A DE 3206584A DE 3206584 C2 DE3206584 C2 DE 3206584C2
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- gate
- output
- circuit
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
— Zumindest eine obere Taktfrequenz wird von einem Quarzoszillator (1) mit nachgeschaltetem,
im Teilerverhältnis programmierbaren Frequenzteiler abgeleitet,
— beide Taktfrequenzen, die obere und die untere, sind über einen PLL-Schaltkreis an einen
Sägezahngenerator (9, 10) mit nachgeschaltelem Komparator (11) geschaltet, dessen Ausgangssigna!
dem Gleichstromsteller als Steuersignal zugeführt wird,
— über eine vom Komparator (11) rückkoppelnde Steuerlogik (12+19) erfolgt jeweils eine Umschaltung
der Taktfrequenz mit kontinuierlichem Frequenzhub unter Variation der Zeitkonstante
des RC-Filterkreises des PLL-Schaltkreises.
2.Schaltungsanordnung nach Anspruch !,dadurch
gekennzeichnet, daß das dem Komparator (11) entnehrnbare Steuersignal über zwei parallelgeschaltete
die Grenzwerte dta Einschaltverhältnisses (<x„„„ und Λ,,υ.) erfassende Triegerschaltwerke (12,
13) auf ein UND-Gatter (H, rückgekoppelt ist. dessen Ausgangssignal die Umschaltung der Taktfrequenzen
und über weitere UND-Gatter (15, 16). die in Abhängigkeit vom Ladezustand des RC-FWierkreises
stehen, eine Umschaltung der Zeitkonstante τ des ßC-Filterkreises bewirkt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang des UN D-Gatter s
(14) einerseits mit einem Logikeingang eines zwischen Quarzoszillator (1) und Frequenzteiler (2)
geschalteten UND-Gatters (2a) verbunden ist und andererseits an ein weiteres UND-Gatter(15) direkt
und ein weiteres UND-Gatter (16) über ein Negationsglied (18) geschaltet ist, und daß beide
weiteren UND-Gatter (15 und 16) für die Betätigung von Schaltern im /?C-Filterkreis vorgesehen sind.
4. Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß ein an den
Ausgang des Filterkreises angeschlossener Komparator (19) einmal direkt mit dem einen der weiteren
UND-Gatter (15) und einmal über ein Negationsglied (17) mit dem anderen der weiteren UND-Gatter
(16) verbunden ist.
5. Schaltungsanordnung nach einem der Ansprüche 2 — 4, dadurch gekennzeichnet, daß dem
Hauptwiderstand (Ri) des /?C-Filterkreises ein
Zusatswiderstand (Rt) über eien Schalter (6) parallel
schaltbar ist, der vom High-Signal des einwirkenden UND-Gatters (15) gesteuert wird.
6. Schaltungsanordnung nach einem der Ansprüche 2 — 5, dadurch gekennzeichnet, daß dem
Kondensator (C) des /iC-Filterkreises eine Kor.-stantstromquelle
(8) über einen Schalter (7) parallel schaltbar ist. der vom anderen der weiteren
UND-Gatter (16) gesteuert wird.
7. Schaltungsanordnung nach einem der Ansprüche 3—6, dadurch gekennzeichnet, daß mit dem
Abschalten der Taktfrequenz des Quarzoszillators (1) durch das UND-Gatter (2a) auf die niedere
Frequenz eines Offset-Frequenz-Netzwerkes (5) umgeschaltet wird, das am Spannungs-Frequenz-Wandler
(U/f-Wandler) (4) des PLL Schaltkreises angeschlossen ist.
8. Schaltungsanordnung nach einem der Ansprüche 2 oder 4 bis 6, dadurch gekennzeichnet, daß ein
im Teilerverhältnis umschaltbarer Frequenzteiler (22) Verwendung findet, der über einen elektronischen
Umschalter direkt vom UND-Glied (14) betätigbar ist und zwischen Quarzoszillator (1) und
PLL-Schaltkreis liegt.
Die Erfindung geht aus von einer Schaltungsanordnung zur Steuerung eines Gleichstromstellers, wie sie im
Oberbegriff des Anspruches 1 näher definiert ist.
Es ist bereits eine Schaltungsanordnung bekanntgeworden,
bei der sowohl die Impulsbreite als auch die Repititionsfrequenz in Abhängigkeit von einer gewünschten
AusgafTgsspannung gesteuert wird. Dabei wird in einem großen Teil des Regelbereiches mit
konstanter Frequenz und variabler Impulsbreite gearbeitet und erst, wenn die Impulsbreite einen unteren
Grenzwert erreicht hat, wird bei gleichbleibender Impulsbreite die Repititionsfrequenz herabgesetzt.
Damit ergibt sich eine weitere Verkleinerung des Einschaltverhältnisses (DE-AS 16 38 009).
Aus einer anderen bekannten Anordnung geht ein gemischtes Modulationssystem für Gleichspannungswandler
hervor. Bei der dortigen Schaltung erfolgt eine Impulsbreitenmodulation bei höheren Frequenzen und
am oberen Ende des Ausganp'-spannungsbereiches
erfolgt eine Konstanthaltung der minimalen Aus-Zeit unier Herabsetzung der Frequenz. Auch hier ergibt sich
über die Frequenz eine Beeinflussung des Einschaltverhältnisses (DE-OS 19 56 033).
Die Frequenz muß somit geändert werden, die erforderliche Umschaltung erfolgt allgemein in Stufen.
Für Regelkreise bedeuten diese Stufen-Frequenzumschaltungen sprungartige Störgrößenaufschaltungen.
Die Umschaltfrequenzen können durchaus in der Nähe der Resonanzfrequenzen von Filtern des Regelkreises
zu liegen kommen und bei zusätzlichen Störgrößenaufschaltungen diese zur Resonanz anregen. Das bedeutet
hohe Welligkeit von Strom und Spannung der Regelgröße.
Aufgabe der Erfindung ist es, mit relativ einfachen Mitteln eine Schaltung zu erstellen, mit der Gleichstromsteller quarzgenau geführt werden können und mit der eine Frequenzumschaltung erfolgen kann, ohne daß es zu den erwähnten unerwünschten Resonanzerscheinungen kommt.
Aufgabe der Erfindung ist es, mit relativ einfachen Mitteln eine Schaltung zu erstellen, mit der Gleichstromsteller quarzgenau geführt werden können und mit der eine Frequenzumschaltung erfolgen kann, ohne daß es zu den erwähnten unerwünschten Resonanzerscheinungen kommt.
Diese Aufgabe wird nach der Erfindung für eine Schaltungsanordnung der eingangs genannten Art
gemäß den kennzeichnenden Merkmalen des Anspruches I gelöst.
Die Verwendung eines synchronisierbaren PLL-Schaltkreises mit Offset-Frequenznetzwerk ist zwar
schon für die Ansteuerung von Schaltnetzteilen bekanntgeworden, doch handelt es sich dort um eine
Treiberstufe, mit der Basisstromimpulse konstanter
Frequenz mit variablem Tastverhältnis für Leistungstransistoren erzeugt werden. Insofern wird die Erfindung
und die ihr zugrundeliegende Aufgabe davon nicht näher berührt (Schrift Fa. Thomson CSF Nr. 521/07.81/
1-12 »Integrierte Schaltung zur Ansteuerung von Schaltnetzteilen«.)
Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.
Diese Aufgabe wird nach der Erfindung für eine Schaltungsanordnung der eingangs genannten Art
gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst Weitere vorteilhafte Ausgestaltungen sind
den Unteransprüchen zu entnehmen.
Anhand von schematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert In
der Zeichnung zeigt
F i g. 1 eine Schaltungsanordnung in Biockbilddarstellung
zur erfindungsgemäßen Impulsbildung für die Steuerung von Gleichstromstellern,
F i g. 2 zugehörige Funktionsimpulsbilder,
F i g. 3 eine modifizierte Schaltungsanordung.
Nach Fig.! wird die Rechteckfrequenz eines Quarzoszillators 1 über ein UND-Gatter (2a, einem
Frequenzteiler 2 und heruntergeteilt einem PLL-.Schaltkreis (Phase-Locked-Loop) zugeführt Der PLL-Schaltkreis
besteht aus einem Phasenkomparator 3 und einem Spannungs-Frequenzwandler (U/f-Wandler) 4. Er ist
von außen beschaltet mit einem Offset-Frequenz-Netzwerk 5 und einem passiven /?C-Filterkreis mit den
Widerständen R1, R2 und dem Kondensator C
Der Phasenkomparator 3 hat entsprechend der Theorie des digitalen PLL-Schaltkreises ein phasen- und
frequenzsensitives Verhalten. Es wird dazu auf das Buch Roland Best »Theorie und Anwendung des
Phase-Locked-Loop« AT-Fachverlag GmbH, Stuttgart 1976 z. B. Kapitel 4, S. 39 ff„ verwiesen. Das Verhalten
des Phasenkomparators 3 und das daraus resultierende Einrastverhalten des digitalen PLL-Schaltkreises wird
zur Erzeugung eines annähernd linearen Umsteuervorganges von der einen zur anderen Grenzfrequenz der
Sägezahnspannung ausgenutzt, wie im nachfolgenden noch beschrieben wird.
Ist der PLL eingerastet, so sind die Frequenzen am
Ausgang des Frequenzteilers 2 und am Ausgang des U/f-Wandlers 4 in Betrag und Phase gleich. Da die
Ausgangsfrequenz des Frequenzteilers 2 aus der Frequenz des Quarzoszillators 1 gebilciet wird, ist auch
die Ausgangsfrequenz des U/f-Wandlers 4 in eingerastetem Zustand des PLL quarzgenau. Ist die Ausgangsfrequenz
des Frequenzteilers 2 dagegen gleich 0, so geht die Ausgangsfrequenz des U/f-Wandlers 4 mit den
eingestellten Zeitkonstanten auf die eingestellte Offset-Frequenz über.
Mit der im vorgenannten Buch angegebenen Gleichung für die Zeitkonstante T, des Einschwingvorganges
des PLL und der gewünschten Frequenz-Umsteuerzeit, lassen sich die Elemente R\, R2 und C des
Schleifenfilters bestimmen. Der Phasenkomparator 3 hat einen Three-State-Ausgang, was ein passives
flC-Schleifenfilter zuläßt. Der Phasenkomparator 3 hat
zusammen mit dem passiven /?C-Filter das Verhalten eines Integrators, solange die maximale Pulsbreite der
Phasenkomparator-Ausgangsimpulse kleiner oder gleich der Zeitkonstante des /?C-Filters ist.
Eine Umschaltung des KC-Filterkreises erfolgt über,
elektronische Schalter β und 7. 8 stellt eine Konstantstromquelle
dar. Mit diesen Mitteln wird ein Einschleichen des Frequenz-lst-V/ertes am Ausgang des
'U/f-Wandlers 4 in die obere oder untere Grenzfrequenz verhindert
Der Ausgang des U/f-Wandlers 4 des PLL-Schaltkreises gibt einen Takt von 256 · fssgaahn ab und erzeugt
über einen 8-bit-Zähler 9 und einen nachgeschalteten D/A-Wandler 10 eine Sägezahnspannung konstanter
Amplitude und abhängig variabler Frequenz (fsigezzhn)-Die
Sägezahnspannung wird in einem Komparator 11 mit einer Gleichspannung £/_, zum Beispiel der
Ausgangsspannung eines Strom- oder Spannungsreglers verglichen. Der Ausgang des Komparator 11 ist ein
pulsbreitenmoduliertes Rechtecksignal und dient der
Steuerung eines Gleichstromstellers GS (nicht dargestellt). Dieses Signal wird gleichzeitig zwei Trigger-Schaltwerken
12 und 13 zugeführt, die auf verschiedene Einschaltverhältnisse <xmm und xmax abgestimmt sind. Sie
speisen über ein gemeinsames UND-Gatter 14 einerseits direkt auf das UND-Gatter 2a und wirken
andererseits indirekt über eine Logik auf die elektronisehen Schalter 6 und 7 des ÄC-Filters ein. Dabei finden
zwei weitere UND-Gatter 15 und '-5, sowie zwei Negationsglieder 17 und 18 Verwendung. Mit 19 ist
noch ein von der Ausgangsspannung des /?C-Filters gespeister, die UND-Gatter 15 und 16 beeinflussender
Komparator bezeichnet, der seine Vergleichsspannung von einer Spannungsquelle 20 erhält
Zur Funktion wird auf die F i g. 2 verwiesen, die die zeitlich zugeordneten Kurvenverläufe der wesentlichen
Schaltungsbausteine aufzeigt.
Je nachdem ob der U/f-Wandler 4 die obere Grenzfrequenz vom Quarzoszillator 1 oder die untere
Grenzfrequenz von Offset-Netzwerk 5 zugeführt erhält, ergeben sich Taktspannungen und Sägezahnspannungen
differenter Frequenz. Verglichen mit der schwankenden Regelspannung U. werden vom Komparator 11
Rechteckblöcke zur Steuerung des Gleichstromstellers GS ausgegeben, die ein bestimmtes, ebenfalls schwankendes
Ein-Ausschaltverhältnis α haben. Dieser
schwankende, kurz Einschaltverhältnis λ genannte Wert kann in Prozenten ausgedrückt werden und ist
durch einen Kurvenverlauf entsprechend Fig.2a darge-teilt.
Die Aussteuerung des GS-Stellers darf bestimmte
Grenzwerte a,w„ bzw. α,,Μ>
nicht unter- bzw. nicht überschreiten. Die Grenzwerte sind in Fig.2a gestrichelt
angedeutet. Sie werden nach Fig. I durch die Trigger-Schaltwerke 12 und 13 erfaßt. Geht man von
einem Einschaltverhältnis λ von ca. 50% aus, liegt dieser Wert zwischen den Grenzwerten für tx.
<xmin isi
überschritten und Trigger-Schaltwerk 12 gibt High-Signal (Fig.2b). a„u, ist unterschritten, der negierte
Ausgang von Trigger-Schaltwerk 13 gibt ebenfalls Η-Signal (Fig.2c). Damit ist UND-Gatter 14 durchgesteuert
(F i g. 2d) und über Leitung 21 wird auch UND-Gatter 2a durchlässig für die Oszillatorfrequenz
des Quarzoszillators 1 Am Ausgang des Frequenzteilers 2 erscheint die heruntergeteilte Frequenz entsprechend
Fig.2k. Am Punkt X (Fig. 1) herrscht dann eine Spannung entsprechend Fig.2h mit ca. 10 V und die
Frequenz am Ausga.ig von U/f-Wandler 4 stellt sich entsprechend Fig. 2i ein. Mit =6 V ist die Schaltschwelle
des Komparator 19 überschritten, er führt H-Ausgang und steuert zusammen mit UND-Gajter 14 das
UND-Gatter 15 durch, dessen Η-Pegel (Fig.2f) den elektronischen Schalter 6 eingeschaltet hält. Der
Widerstand R2 ist damn zugeschaltet, die Zeitkonstante
des /?C-Filters habliert. Da das UND-Gatter 16 gesperrt
ist (Fig. 2g), ist der elektronische Schalter 7 geöffnet
und die Konstantstromquelle 8 ist abgetrennt. Das Einschaltverhältnis a sinkt im Zcitverlauf nach Fig. 2a
weiter ab, bis zum Schnittpunkt Vmit der Grenxlinie für Ληιϊη· In diesem Zeitpunkt t\ schaltet das Trigger-Schaltwerk
12 auf low, damit wird auch UND-Gatter 14 low und auch UND-Gatter 2;i sperrt. Anstelle der oberen
Grenz-Frequenz des Quarzoszillators 1 springt jetzt das Offnet-Netzwerk 5 mit der niederen Grenzfrequenz ein.
Am Ausgang des U/f-Wandlers 4 erscheinen allmählich breitere Impulse (vgl. Fig. 2i). Da das UND-Gatter 15
sperrt, wird auch Schalter 6 geöffnet und die Zeitkonstante des /?C-Filters wieder vergrößert. Die
Spannung am Punkt X sinkt nach einer e-Funktion (vgl. F i g. 2h). Im Zeitpunkt f>
wird die speziell so gelegte Schaltschwelle des Triggers 19 unterschritten bzw. geschnitten (Fig. 2e). Dieser geht auf low und schaltet
über das Negationsglied 17 (14 ist noch low) das UND-Gatter 16 durch, das den Schalter 7 betätigt und
damit die Konstant-Stromqueiie 8 einschaltet. Diese
zieht die Anordnung in die untere Grenz-Frequenz. Die Entladung von Kondensator C über 7 und 8 wird
beschleunigt und die Spannung am Punkt /V jetzt geradlinig abgesenkt (vgl. Fig.2h). Die Λ-Kurve
(F i g. 2a) steigt wieder und überschreitet zum Zeitpunkt fj ixmin im Schnittpunkt Z Damit geht das Trigger-Schaltwerk
12 wieder in seinen High-State, das UND-Gatter 14 schaltet durch, öffnet UND-Gatter 2
für die Oszillator-Frequenz (Fig. 2k) und das UND-Gatter 16 und der Schalter 7 fallen ab. Die Entladung
von Kondensator C ist beendet, es erfolgt im Übergang eine langsame Auf-Integration durch die Oszillator-Frequenz
über Widerstand /?i (Fig. 2h) mit allmählichem
Frequenzhub auf die obere Sollfrequenz am Ausgang von U/f-Wandler 4. entsprechend der untersetzten
Oszillator-Frequenz (Fig. 2i). Im Zeitpunkt i.» überschreitet
die Aufladung die Schaltschwelle von Komparaior 19 und dieser geht wieder auf H. Damit wird das
UND-Gatter 15 aktiviert, das den Schalter 6 einschaltet. Der zugeschaltete Widerstand Ri verändert die Filterzeit-
Konstante r. d. h. verringert sie. Es erfolgt verstärkt die Aufladung von Kondensator C (Fig. 2h) bis zum
Zeiipunkt f.der Voll-Ladung.
Bis zum Zeitpunkt r„. wenn die Λ-Kurve den
Einschalt-Grenzwert a,„JV überschreitet, wird die obere
quarzgenaue Grenzfrequenz für die Gleichstromstellersteuerung verwendet. Danach spricht das Trigger-Schaltwerk
13 an. Sein negierter Ausgang sperrt UND-Gatter 14 und damit den Durchgriff des Quarzoszillators 1. Es erfolgt wieder — wie bereits
beschrieben — die Entladung des Kondensators C auf seiner Entladekurve und anschließend mit der Konstantstromquelle
8 usw. Die Abgabefrequenz des U/f-Wandlers 4 sinkt wieder (Fig. 2i ta) um später
wieder anzusteigen.
Es erfolgt somit kein sprunghaftes Umschalten von der oberen auf die untere Steuerfrequenz mit den
vorbeschriebenen Nachteilen, sondern in einem durchlaufenden Frequenzhub.
F i g. 3 zeigt eine modifizierte Schaltungsanordnung. Bei dieser Schaltungsanordnung können wesentliche
Schaltungselemente eingespart werden und es sind sogar beide Grenz- oder Sollfrequenzen quarzgenau.
Dazu wird ein Frequenzteiler 22 mit Eingriff auf sein
Teilerverhältnis \/N verwendet. Soweit Übereinstimmung
mit Fig. I besteht, wurden auch hier gleiche Bezugszeichen wie bei F i g. I verwendet.
Der Quarzoszillator I speist über den Frequenzteiler 22 mit programmierbarem, d. h. zwischen zwei Werten umschaltbarem Teilerverhältnis den PLL-Schaltkreis mit Komparator 3 und U/f-Wandler 4. Der Filterkreis mit den Elementen Ri. R2, dem Schalter 6 und dem
Der Quarzoszillator I speist über den Frequenzteiler 22 mit programmierbarem, d. h. zwischen zwei Werten umschaltbarem Teilerverhältnis den PLL-Schaltkreis mit Komparator 3 und U/f-Wandler 4. Der Filterkreis mit den Elementen Ri. R2, dem Schalter 6 und dem
ίο Kondensator C sind geblieben. Im vorbeschriebenen
erfolgt auch eine Sägezahnbildung mit den Elementen 9 und 10 und auch die Bildung der Gleichstromsteller
Impulsblöcke im Komparator Il ist grundsätzlich gleich.
Neu ist der direkte Eingriff vom UND-Gatter 14 auf den Frequenzteiler 22. Dabei wird zwischen zwei
festprogrammierten, z. B. durch Brückenprogrammierung erstellbaren Teilerverhältnissen abhängig vom L
ouci 11 UC5 wiiiJ-vj3!icr3 54 üiTigcsciiuüci. "c; ri i<;gna!
des UND-Gatters 14 stellt sich die niedrigere Teilerstufe mit der höheren Frequenz und bei L-Signal
die höhere Teilerstufe mit der niedrigeren Frequenz ein. Für die Umschaltung können Umschalter. Multiplexer
u. ä. Verwendung finden. Die Schaltung ist prinzipiell mit der von Fig. 1 gleichartig. Hinzugekommen sind
lediglich die Negationsgleider 23 und 24. die UND-Gatter 25 und 26 sowie das auf den elektronischen Schalter
6 wirk-. nJe ODER-Glied 27. Sofern der Einschaltwert λ — vergleichlich auch Fig. 2a — zwischen den
JO Grenzwerten tx,„in und «mj>, d. h. im zulässigen Bereich
liegt, haben beide Triggerschalt.verke 12, 13 und auch das UND-Gatter 14 Η-Ausgang und der Frequenzteiler
22 gibt die höhere Frequenz ab. Der elektronische Schalter 6 ist in diesem Fall geschlossen und hat die
kleinere Zeitkonstante des /?C-Filterkreises eingeschaltet.
Das Η-Signal von UND-Gatter 14 liegt auch an UND-Gatter 26 an, das jedoch gesperrt bleibt, bis es
High-Signal vom Komparator 19 erhält. Das geschieht, wenn die Schaltschwelle des Komparators 19 überschritten
wird, die etwa in der Mitte des Spannungshubes am Eingang des Spannungs-Frequenzwandlers 4.
d. h. hier bei etwa 6 V liegen sollte. Mit Η-Signal vom Komparator 19 schaltet das UND-Gatter 26 durch und
über ODER-Glied 27 wird der elektronische Schalter 6 geschlossen. Damit ist auf kleinere Zeitkonstante
umgeschaltet. Bei Überschreitung von λ,,,.,, oder Unterschreitung von *„„„ führt das UND-Gatter 14 nur
noch L-Ausgang. Damit wird der Frequenzteiler 22 auf die höhere Teilerstufe mit niedrigerer Frequenz
umgeschaltet. Solange der Komparator 19 nicht angesprochen hat. bleibt das UND-Gatter 25 durchgeschaltet
und über das ODER-Glied 27 der elektronische Schalter 6 geöffnet. Schaltet der Komparator 19 um.
läßt sein Η-Signal über Negationsgieid 23 das UND-Gatter 25 sperren. Über das ODER-Glied 27 wird
der elektronische Schalter 6 auf kürzere Zeitkonstante umgeschaltet.
Zum weiteren Funktionsverständnis wird auch hier auf F i g. 2 mit Beschreibung verwiesen, aus der bereits
die funktionellen Zusammenhänge auch der anderen wesentlichen Schaltungselemente hervorgehen.
Hierzu 3 Blatt Zeichnungen
Claims (1)
1. Schaltungsanordnung zur Steuerung eines Gleichstromsteller*, bei der in Abhängigkeit von
einer Regelgröße das Einschaltverhältnis des Steuersignals für den Gleichstromsteller beeinflußt
wird und bei Erreichen von Grenzwerten des Einschaltverhältnisses die Taktfrequenz des Steuersignals
herabgesetzt wird, gekennzeichnet durch folgende Merkmale:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823206584 DE3206584C2 (de) | 1982-02-19 | 1982-02-19 | Schaltungsanordnung zur Steuerung eines Gleichstromstellers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823206584 DE3206584C2 (de) | 1982-02-19 | 1982-02-19 | Schaltungsanordnung zur Steuerung eines Gleichstromstellers |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3206584A1 DE3206584A1 (de) | 1983-09-08 |
DE3206584C2 true DE3206584C2 (de) | 1983-12-22 |
Family
ID=6156563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823206584 Expired DE3206584C2 (de) | 1982-02-19 | 1982-02-19 | Schaltungsanordnung zur Steuerung eines Gleichstromstellers |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3206584C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3800511C1 (de) * | 1988-01-11 | 1989-02-23 | Nixdorf Computer Ag, 4790 Paderborn, De |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1638009B2 (de) * | 1968-01-23 | 1972-08-24 | Danfoss A/S, Nordborg (Danemark) | Gleichspannungsgespeiste, geregelte gleichspannungsversorgung |
-
1982
- 1982-02-19 DE DE19823206584 patent/DE3206584C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3206584A1 (de) | 1983-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3232155C2 (de) | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal | |
DE2445316C2 (de) | ||
DE2337756C3 (de) | Geregelter Gleichspannungs-Umformer | |
EP1050894B1 (de) | Schaltungsvorrichtung zum Regeln einer induktiven Last | |
EP0149277B1 (de) | Monolithisch integrierter RC-Oszillator | |
DE4413546A1 (de) | Gleichstrom-Steuerschaltung | |
DE69911493T2 (de) | Beleuchtungssystem einer Entladungslampe mit Überstromschutz für die Schalter eines Wechselrichters | |
DE3321601A1 (de) | Steuerschaltung fuer eine phasenstarre schleife | |
DE2445033C3 (de) | Gleichstromumrichter | |
DE3343883A1 (de) | Verfahren und einrichtung zur zweipunktregelung eines laststromes | |
DE102005045889A1 (de) | Mehrphasiger Gleichstromsteller und Verfahren zum Betreiben eines mehrphasigen Gleichstromstellers | |
EP1647087B1 (de) | Steuerungsvorrichtung zum steuern eines ladeschalters in einem schaltregler und verfahren zum steuern eines ladeschalters | |
DE3206584C2 (de) | Schaltungsanordnung zur Steuerung eines Gleichstromstellers | |
EP0590304B1 (de) | Verfahren zur Vorsteuerung eines Schaltnetzteiles zum Ausgleich von Schwankungen der Speisespannung und Schaltungsanordnung zur Durchführung des Verfahrens | |
EP1631127B1 (de) | Elektronisches Vorschaltgerät und Betriebsverfahren für eine Gasentladungslampe | |
DE102018109237B4 (de) | Impulsbreitenmodulations-signalfrequenzerzeugung | |
EP3895312A1 (de) | Elektronischer schalter mit stromregulierung | |
AT517686B1 (de) | Verfahren zum Ansteuern eines multiphasigen Synchronwandlers | |
DE4105464A1 (de) | Getakteter umrichter mit steuerung von folgefrequenz und einschaltdauer | |
DE3313124C1 (de) | Stabilisierungsschaltung fuer eine Wechselrichter-Motorsteuerung | |
DE2931042A1 (de) | Eintakt-durchflussumrichter zur erzeugung galvanisch getrennter ausgangsgleichspannungen | |
DE2641501B2 (de) | Abstimmbarer Oszillator hoher Frequenzgenauigkeit und Konstanz | |
EP0361353B1 (de) | Gleichstromgespeiste Steuerschaltung für ein Magnetventil | |
DE10301501B4 (de) | Schaltungsanordnung und Verfahren zur Erzeugung eines Pulsweiten-modulierten Signals | |
DE3246291C2 (de) | PLL-Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |