DE3206584C2 - Schaltungsanordnung zur Steuerung eines Gleichstromstellers - Google Patents

Description

— Zumindest eine obere Taktfrequenz wird von einem Quarzoszillator (1) mit nachgeschaltetem, im Teilerverhältnis programmierbaren Frequenzteiler abgeleitet,

— beide Taktfrequenzen, die obere und die untere, sind über einen PLL-Schaltkreis an einen Sägezahngenerator (9, 10) mit nachgeschaltelem Komparator (11) geschaltet, dessen Ausgangssigna! dem Gleichstromsteller als Steuersignal zugeführt wird,

— über eine vom Komparator (11) rückkoppelnde Steuerlogik (12+19) erfolgt jeweils eine Umschaltung der Taktfrequenz mit kontinuierlichem Frequenzhub unter Variation der Zeitkonstante des RC-Filterkreises des PLL-Schaltkreises.

2.Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß das dem Komparator (11) entnehrnbare Steuersignal über zwei parallelgeschaltete die Grenzwerte dta Einschaltverhältnisses (<x„„„ und Λ,,υ.) erfassende Triegerschaltwerke (12, 13) auf ein UND-Gatter (H, rückgekoppelt ist. dessen Ausgangssignal die Umschaltung der Taktfrequenzen und über weitere UND-Gatter (15, 16). die in Abhängigkeit vom Ladezustand des RC-FWierkreises stehen, eine Umschaltung der Zeitkonstante τ des ßC-Filterkreises bewirkt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang des UN D-Gatter s (14) einerseits mit einem Logikeingang eines zwischen Quarzoszillator (1) und Frequenzteiler (2) geschalteten UND-Gatters (2a) verbunden ist und andererseits an ein weiteres UND-Gatter(15) direkt und ein weiteres UND-Gatter (16) über ein Negationsglied (18) geschaltet ist, und daß beide weiteren UND-Gatter (15 und 16) für die Betätigung von Schaltern im /?C-Filterkreis vorgesehen sind.

4. Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß ein an den Ausgang des Filterkreises angeschlossener Komparator (19) einmal direkt mit dem einen der weiteren UND-Gatter (15) und einmal über ein Negationsglied (17) mit dem anderen der weiteren UND-Gatter (16) verbunden ist.

5. Schaltungsanordnung nach einem der Ansprüche 2 — 4, dadurch gekennzeichnet, daß dem Hauptwiderstand (Ri) des /?C-Filterkreises ein Zusatswiderstand (Rt) über eien Schalter (6) parallel schaltbar ist, der vom High-Signal des einwirkenden UND-Gatters (15) gesteuert wird.

6. Schaltungsanordnung nach einem der Ansprüche 2 — 5, dadurch gekennzeichnet, daß dem Kondensator (C) des /iC-Filterkreises eine Kor.-stantstromquelle (8) über einen Schalter (7) parallel schaltbar ist. der vom anderen der weiteren

UND-Gatter (16) gesteuert wird.

7. Schaltungsanordnung nach einem der Ansprüche 3—6, dadurch gekennzeichnet, daß mit dem Abschalten der Taktfrequenz des Quarzoszillators (1) durch das UND-Gatter (2a) auf die niedere Frequenz eines Offset-Frequenz-Netzwerkes (5) umgeschaltet wird, das am Spannungs-Frequenz-Wandler (U/f-Wandler) (4) des PLL Schaltkreises angeschlossen ist.

8. Schaltungsanordnung nach einem der Ansprüche 2 oder 4 bis 6, dadurch gekennzeichnet, daß ein im Teilerverhältnis umschaltbarer Frequenzteiler (22) Verwendung findet, der über einen elektronischen Umschalter direkt vom UND-Glied (14) betätigbar ist und zwischen Quarzoszillator (1) und PLL-Schaltkreis liegt.

Die Erfindung geht aus von einer Schaltungsanordnung zur Steuerung eines Gleichstromstellers, wie sie im Oberbegriff des Anspruches 1 näher definiert ist.

Es ist bereits eine Schaltungsanordnung bekanntgeworden, bei der sowohl die Impulsbreite als auch die Repititionsfrequenz in Abhängigkeit von einer gewünschten AusgafTgsspannung gesteuert wird. Dabei wird in einem großen Teil des Regelbereiches mit konstanter Frequenz und variabler Impulsbreite gearbeitet und erst, wenn die Impulsbreite einen unteren Grenzwert erreicht hat, wird bei gleichbleibender Impulsbreite die Repititionsfrequenz herabgesetzt. Damit ergibt sich eine weitere Verkleinerung des Einschaltverhältnisses (DE-AS 16 38 009).

Aus einer anderen bekannten Anordnung geht ein gemischtes Modulationssystem für Gleichspannungswandler hervor. Bei der dortigen Schaltung erfolgt eine Impulsbreitenmodulation bei höheren Frequenzen und am oberen Ende des Ausganp'-spannungsbereiches erfolgt eine Konstanthaltung der minimalen Aus-Zeit unier Herabsetzung der Frequenz. Auch hier ergibt sich über die Frequenz eine Beeinflussung des Einschaltverhältnisses (DE-OS 19 56 033).

Die Frequenz muß somit geändert werden, die erforderliche Umschaltung erfolgt allgemein in Stufen. Für Regelkreise bedeuten diese Stufen-Frequenzumschaltungen sprungartige Störgrößenaufschaltungen. Die Umschaltfrequenzen können durchaus in der Nähe der Resonanzfrequenzen von Filtern des Regelkreises zu liegen kommen und bei zusätzlichen Störgrößenaufschaltungen diese zur Resonanz anregen. Das bedeutet hohe Welligkeit von Strom und Spannung der Regelgröße.
Aufgabe der Erfindung ist es, mit relativ einfachen Mitteln eine Schaltung zu erstellen, mit der Gleichstromsteller quarzgenau geführt werden können und mit der eine Frequenzumschaltung erfolgen kann, ohne daß es zu den erwähnten unerwünschten Resonanzerscheinungen kommt.

Diese Aufgabe wird nach der Erfindung für eine Schaltungsanordnung der eingangs genannten Art gemäß den kennzeichnenden Merkmalen des Anspruches I gelöst.

Die Verwendung eines synchronisierbaren PLL-Schaltkreises mit Offset-Frequenznetzwerk ist zwar schon für die Ansteuerung von Schaltnetzteilen bekanntgeworden, doch handelt es sich dort um eine Treiberstufe, mit der Basisstromimpulse konstanter

Frequenz mit variablem Tastverhältnis für Leistungstransistoren erzeugt werden. Insofern wird die Erfindung und die ihr zugrundeliegende Aufgabe davon nicht näher berührt (Schrift Fa. Thomson CSF Nr. 521/07.81/ 1-12 »Integrierte Schaltung zur Ansteuerung von Schaltnetzteilen«.)

Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.

Diese Aufgabe wird nach der Erfindung für eine Schaltungsanordnung der eingangs genannten Art gemäß den kennzeichnenden Merkmalen des Anspruches 1 gelöst Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.

Anhand von schematischen Ausführungsbeispielen wird die Erfindung im nachstehenden näher erläutert In der Zeichnung zeigt

F i g. 1 eine Schaltungsanordnung in Biockbilddarstellung zur erfindungsgemäßen Impulsbildung für die Steuerung von Gleichstromstellern,

F i g. 2 zugehörige Funktionsimpulsbilder,

F i g. 3 eine modifizierte Schaltungsanordung.

Nach Fig.! wird die Rechteckfrequenz eines Quarzoszillators 1 über ein UND-Gatter (2a, einem Frequenzteiler 2 und heruntergeteilt einem PLL-.Schaltkreis (Phase-Locked-Loop) zugeführt Der PLL-Schaltkreis besteht aus einem Phasenkomparator 3 und einem Spannungs-Frequenzwandler (U/f-Wandler) 4. Er ist von außen beschaltet mit einem Offset-Frequenz-Netzwerk 5 und einem passiven /?C-Filterkreis mit den Widerständen R₁, R2 und dem Kondensator C

Der Phasenkomparator 3 hat entsprechend der Theorie des digitalen PLL-Schaltkreises ein phasen- und frequenzsensitives Verhalten. Es wird dazu auf das Buch Roland Best »Theorie und Anwendung des Phase-Locked-Loop« AT-Fachverlag GmbH, Stuttgart 1976 z. B. Kapitel 4, S. 39 ff„ verwiesen. Das Verhalten des Phasenkomparators 3 und das daraus resultierende Einrastverhalten des digitalen PLL-Schaltkreises wird zur Erzeugung eines annähernd linearen Umsteuervorganges von der einen zur anderen Grenzfrequenz der Sägezahnspannung ausgenutzt, wie im nachfolgenden noch beschrieben wird.

Ist der PLL eingerastet, so sind die Frequenzen am Ausgang des Frequenzteilers 2 und am Ausgang des U/f-Wandlers 4 in Betrag und Phase gleich. Da die Ausgangsfrequenz des Frequenzteilers 2 aus der Frequenz des Quarzoszillators 1 gebilciet wird, ist auch die Ausgangsfrequenz des U/f-Wandlers 4 in eingerastetem Zustand des PLL quarzgenau. Ist die Ausgangsfrequenz des Frequenzteilers 2 dagegen gleich 0, so geht die Ausgangsfrequenz des U/f-Wandlers 4 mit den eingestellten Zeitkonstanten auf die eingestellte Offset-Frequenz über.

Mit der im vorgenannten Buch angegebenen Gleichung für die Zeitkonstante T, des Einschwingvorganges des PLL und der gewünschten Frequenz-Umsteuerzeit, lassen sich die Elemente R\, R2 und C des Schleifenfilters bestimmen. Der Phasenkomparator 3 hat einen Three-State-Ausgang, was ein passives flC-Schleifenfilter zuläßt. Der Phasenkomparator 3 hat zusammen mit dem passiven /?C-Filter das Verhalten eines Integrators, solange die maximale Pulsbreite der Phasenkomparator-Ausgangsimpulse kleiner oder gleich der Zeitkonstante des /?C-Filters ist.

Eine Umschaltung des KC-Filterkreises erfolgt über, elektronische Schalter β und 7. 8 stellt eine Konstantstromquelle dar. Mit diesen Mitteln wird ein Einschleichen des Frequenz-lst-V/ertes am Ausgang des 'U/f-Wandlers 4 in die obere oder untere Grenzfrequenz verhindert

Der Ausgang des U/f-Wandlers 4 des PLL-Schaltkreises gibt einen Takt von 256 · fssgaahn ab und erzeugt über einen 8-bit-Zähler 9 und einen nachgeschalteten D/A-Wandler 10 eine Sägezahnspannung konstanter Amplitude und abhängig variabler Frequenz (fsigezzhn)-Die Sägezahnspannung wird in einem Komparator 11 mit einer Gleichspannung £/_, zum Beispiel der Ausgangsspannung eines Strom- oder Spannungsreglers verglichen. Der Ausgang des Komparator 11 ist ein pulsbreitenmoduliertes Rechtecksignal und dient der Steuerung eines Gleichstromstellers GS (nicht dargestellt). Dieses Signal wird gleichzeitig zwei Trigger-Schaltwerken 12 und 13 zugeführt, die auf verschiedene Einschaltverhältnisse <x_mm und x_max abgestimmt sind. Sie speisen über ein gemeinsames UND-Gatter 14 einerseits direkt auf das UND-Gatter 2a und wirken andererseits indirekt über eine Logik auf die elektronisehen Schalter 6 und 7 des ÄC-Filters ein. Dabei finden zwei weitere UND-Gatter 15 und '-5, sowie zwei Negationsglieder 17 und 18 Verwendung. Mit 19 ist noch ein von der Ausgangsspannung des /?C-Filters gespeister, die UND-Gatter 15 und 16 beeinflussender Komparator bezeichnet, der seine Vergleichsspannung von einer Spannungsquelle 20 erhält

Zur Funktion wird auf die F i g. 2 verwiesen, die die zeitlich zugeordneten Kurvenverläufe der wesentlichen Schaltungsbausteine aufzeigt.

Je nachdem ob der U/f-Wandler 4 die obere Grenzfrequenz vom Quarzoszillator 1 oder die untere Grenzfrequenz von Offset-Netzwerk 5 zugeführt erhält, ergeben sich Taktspannungen und Sägezahnspannungen differenter Frequenz. Verglichen mit der schwankenden Regelspannung U. werden vom Komparator 11 Rechteckblöcke zur Steuerung des Gleichstromstellers GS ausgegeben, die ein bestimmtes, ebenfalls schwankendes Ein-Ausschaltverhältnis α haben. Dieser schwankende, kurz Einschaltverhältnis λ genannte Wert kann in Prozenten ausgedrückt werden und ist durch einen Kurvenverlauf entsprechend Fig.2a darge-teilt.

Die Aussteuerung des GS-Stellers darf bestimmte Grenzwerte a,_w„ bzw. α,,_Μ> nicht unter- bzw. nicht überschreiten. Die Grenzwerte sind in Fig.2a gestrichelt angedeutet. Sie werden nach Fig. I durch die Trigger-Schaltwerke 12 und 13 erfaßt. Geht man von einem Einschaltverhältnis λ von ca. 50% aus, liegt dieser Wert zwischen den Grenzwerten für tx. <x_min isi überschritten und Trigger-Schaltwerk 12 gibt High-Signal (Fig.2b). a„_u, ist unterschritten, der negierte Ausgang von Trigger-Schaltwerk 13 gibt ebenfalls Η-Signal (Fig.2c). Damit ist UND-Gatter 14 durchgesteuert (F i g. 2d) und über Leitung 21 wird auch UND-Gatter 2a durchlässig für die Oszillatorfrequenz des Quarzoszillators 1 Am Ausgang des Frequenzteilers 2 erscheint die heruntergeteilte Frequenz entsprechend Fig.2k. Am Punkt X (Fig. 1) herrscht dann eine Spannung entsprechend Fig.2h mit ca. 10 V und die Frequenz am Ausga.ig von U/f-Wandler 4 stellt sich entsprechend Fig. 2i ein. Mit =6 V ist die Schaltschwelle des Komparator 19 überschritten, er führt H-Ausgang und steuert zusammen mit UND-Gajter 14 das UND-Gatter 15 durch, dessen Η-Pegel (Fig.2f) den elektronischen Schalter 6 eingeschaltet hält. Der Widerstand R₂ ist damn zugeschaltet, die Zeitkonstante des /?C-Filters habliert. Da das UND-Gatter 16 gesperrt ist (Fig. 2g), ist der elektronische Schalter 7 geöffnet

und die Konstantstromquelle 8 ist abgetrennt. Das Einschaltverhältnis a sinkt im Zcitverlauf nach Fig. 2a weiter ab, bis zum Schnittpunkt Vmit der Grenxlinie für Ληιϊη· In diesem Zeitpunkt t\ schaltet das Trigger-Schaltwerk 12 auf low, damit wird auch UND-Gatter 14 low und auch UND-Gatter 2;i sperrt. Anstelle der oberen Grenz-Frequenz des Quarzoszillators 1 springt jetzt das Offnet-Netzwerk 5 mit der niederen Grenzfrequenz ein. Am Ausgang des U/f-Wandlers 4 erscheinen allmählich breitere Impulse (vgl. Fig. 2i). Da das UND-Gatter 15 sperrt, wird auch Schalter 6 geöffnet und die Zeitkonstante des /?C-Filters wieder vergrößert. Die Spannung am Punkt X sinkt nach einer e-Funktion (vgl. F i g. 2h). Im Zeitpunkt f> wird die speziell so gelegte Schaltschwelle des Triggers 19 unterschritten bzw. geschnitten (Fig. 2e). Dieser geht auf low und schaltet über das Negationsglied 17 (14 ist noch low) das UND-Gatter 16 durch, das den Schalter 7 betätigt und damit die Konstant-Stromqueiie 8 einschaltet. Diese zieht die Anordnung in die untere Grenz-Frequenz. Die Entladung von Kondensator C über 7 und 8 wird beschleunigt und die Spannung am Punkt /V jetzt geradlinig abgesenkt (vgl. Fig.2h). Die Λ-Kurve (F i g. 2a) steigt wieder und überschreitet zum Zeitpunkt fj ixmin im Schnittpunkt Z Damit geht das Trigger-Schaltwerk 12 wieder in seinen High-State, das UND-Gatter 14 schaltet durch, öffnet UND-Gatter 2 für die Oszillator-Frequenz (Fig. 2k) und das UND-Gatter 16 und der Schalter 7 fallen ab. Die Entladung von Kondensator C ist beendet, es erfolgt im Übergang eine langsame Auf-Integration durch die Oszillator-Frequenz über Widerstand /?i (Fig. 2h) mit allmählichem Frequenzhub auf die obere Sollfrequenz am Ausgang von U/f-Wandler 4. entsprechend der untersetzten Oszillator-Frequenz (Fig. 2i). Im Zeitpunkt i.» überschreitet die Aufladung die Schaltschwelle von Komparaior 19 und dieser geht wieder auf H. Damit wird das UND-Gatter 15 aktiviert, das den Schalter 6 einschaltet. Der zugeschaltete Widerstand Ri verändert die Filterzeit- Konstante r. d. h. verringert sie. Es erfolgt verstärkt die Aufladung von Kondensator C (Fig. 2h) bis zum Zeiipunkt f.der Voll-Ladung.

Bis zum Zeitpunkt r„. wenn die Λ-Kurve den Einschalt-Grenzwert a,„_JV überschreitet, wird die obere quarzgenaue Grenzfrequenz für die Gleichstromstellersteuerung verwendet. Danach spricht das Trigger-Schaltwerk 13 an. Sein negierter Ausgang sperrt UND-Gatter 14 und damit den Durchgriff des Quarzoszillators 1. Es erfolgt wieder — wie bereits beschrieben — die Entladung des Kondensators C auf seiner Entladekurve und anschließend mit der Konstantstromquelle 8 usw. Die Abgabefrequenz des U/f-Wandlers 4 sinkt wieder (Fig. 2i ta) um später wieder anzusteigen.

Es erfolgt somit kein sprunghaftes Umschalten von der oberen auf die untere Steuerfrequenz mit den vorbeschriebenen Nachteilen, sondern in einem durchlaufenden Frequenzhub.

F i g. 3 zeigt eine modifizierte Schaltungsanordnung. Bei dieser Schaltungsanordnung können wesentliche Schaltungselemente eingespart werden und es sind sogar beide Grenz- oder Sollfrequenzen quarzgenau.

Dazu wird ein Frequenzteiler 22 mit Eingriff auf sein Teilerverhältnis \/N verwendet. Soweit Übereinstimmung mit Fig. I besteht, wurden auch hier gleiche Bezugszeichen wie bei F i g. I verwendet.
Der Quarzoszillator I speist über den Frequenzteiler 22 mit programmierbarem, d. h. zwischen zwei Werten umschaltbarem Teilerverhältnis den PLL-Schaltkreis mit Komparator 3 und U/f-Wandler 4. Der Filterkreis mit den Elementen Ri. R2, dem Schalter 6 und dem

ίο Kondensator C sind geblieben. Im vorbeschriebenen erfolgt auch eine Sägezahnbildung mit den Elementen 9 und 10 und auch die Bildung der Gleichstromsteller Impulsblöcke im Komparator Il ist grundsätzlich gleich.

Neu ist der direkte Eingriff vom UND-Gatter 14 auf den Frequenzteiler 22. Dabei wird zwischen zwei festprogrammierten, z. B. durch Brückenprogrammierung erstellbaren Teilerverhältnissen abhängig vom L ouci 11 UC5 wiiiJ-vj3!icr3 54 üiTigcsciiuüci. "c; ri i<;gna!

des UND-Gatters 14 stellt sich die niedrigere Teilerstufe mit der höheren Frequenz und bei L-Signal die höhere Teilerstufe mit der niedrigeren Frequenz ein. Für die Umschaltung können Umschalter. Multiplexer u. ä. Verwendung finden. Die Schaltung ist prinzipiell mit der von Fig. 1 gleichartig. Hinzugekommen sind lediglich die Negationsgleider 23 und 24. die UND-Gatter 25 und 26 sowie das auf den elektronischen Schalter 6 wirk-. nJe ODER-Glied 27. Sofern der Einschaltwert λ — vergleichlich auch Fig. 2a — zwischen den

JO Grenzwerten tx,„in und «_mj>, d. h. im zulässigen Bereich liegt, haben beide Triggerschalt.verke 12, 13 und auch das UND-Gatter 14 Η-Ausgang und der Frequenzteiler 22 gibt die höhere Frequenz ab. Der elektronische Schalter 6 ist in diesem Fall geschlossen und hat die kleinere Zeitkonstante des /?C-Filterkreises eingeschaltet. Das Η-Signal von UND-Gatter 14 liegt auch an UND-Gatter 26 an, das jedoch gesperrt bleibt, bis es High-Signal vom Komparator 19 erhält. Das geschieht, wenn die Schaltschwelle des Komparators 19 überschritten wird, die etwa in der Mitte des Spannungshubes am Eingang des Spannungs-Frequenzwandlers 4. d. h. hier bei etwa 6 V liegen sollte. Mit Η-Signal vom Komparator 19 schaltet das UND-Gatter 26 durch und über ODER-Glied 27 wird der elektronische Schalter 6 geschlossen. Damit ist auf kleinere Zeitkonstante umgeschaltet. Bei Überschreitung von λ,,,.,, oder Unterschreitung von *„„„ führt das UND-Gatter 14 nur noch L-Ausgang. Damit wird der Frequenzteiler 22 auf die höhere Teilerstufe mit niedrigerer Frequenz umgeschaltet. Solange der Komparator 19 nicht angesprochen hat. bleibt das UND-Gatter 25 durchgeschaltet und über das ODER-Glied 27 der elektronische Schalter 6 geöffnet. Schaltet der Komparator 19 um. läßt sein Η-Signal über Negationsgieid 23 das UND-Gatter 25 sperren. Über das ODER-Glied 27 wird der elektronische Schalter 6 auf kürzere Zeitkonstante umgeschaltet.

Zum weiteren Funktionsverständnis wird auch hier auf F i g. 2 mit Beschreibung verwiesen, aus der bereits die funktionellen Zusammenhänge auch der anderen wesentlichen Schaltungselemente hervorgehen.

Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Schaltungsanordnung zur Steuerung eines Gleichstromsteller*, bei der in Abhängigkeit von einer Regelgröße das Einschaltverhältnis des Steuersignals für den Gleichstromsteller beeinflußt wird und bei Erreichen von Grenzwerten des Einschaltverhältnisses die Taktfrequenz des Steuersignals herabgesetzt wird, gekennzeichnet durch folgende Merkmale: