JPH01311709A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH01311709A JPH01311709A JP14171988A JP14171988A JPH01311709A JP H01311709 A JPH01311709 A JP H01311709A JP 14171988 A JP14171988 A JP 14171988A JP 14171988 A JP14171988 A JP 14171988A JP H01311709 A JPH01311709 A JP H01311709A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- agc circuit
- amplitude
- detected
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 240000003473 Grevillea banksii Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、自動利得制御回路(AGC回路)に関し、特
にVTRにおける再生信号の振幅を、−定に保つための
ものである。
にVTRにおける再生信号の振幅を、−定に保つための
ものである。
VTRでは、高周波の信号を記録再生するために、シリ
ンダ上に複数のヘッドを配置し、シリンダを回転させて
テープとヘッド間の相対速度を高めている。しかし、ヘ
ッド摩耗等にともない再生信号の振幅が経時的に変化す
る。また、ヘッド間の出力に差があると、これらを切り
換えて連続した再生信号を合成する場合、その振幅は一
定にならない。この対策として、AGC回路を用いて信
号振幅を一定に制御するという方法が知られている。こ
の方法は、入力信号の振幅変化を検出し、これに応じて
増幅器の利得を制御し、振幅を一定に保つというもので
ある。
ンダ上に複数のヘッドを配置し、シリンダを回転させて
テープとヘッド間の相対速度を高めている。しかし、ヘ
ッド摩耗等にともない再生信号の振幅が経時的に変化す
る。また、ヘッド間の出力に差があると、これらを切り
換えて連続した再生信号を合成する場合、その振幅は一
定にならない。この対策として、AGC回路を用いて信
号振幅を一定に制御するという方法が知られている。こ
の方法は、入力信号の振幅変化を検出し、これに応じて
増幅器の利得を制御し、振幅を一定に保つというもので
ある。
AGC回路には、フィードフォワード形(以下FF形と
いう)とフィードバック形(以下FB形という)の2種
類が知られている。(例えば特開昭60−83410号
、特開昭62−18085号の各公報参照、) 第3図にFF形のAGC回路のブロック図を、第4図に
信号波形図を示す。いま、再生信号x(t)の振幅が、
ΔXだけ変動した場合、入力信号I(t)は、次式で与
えられる。
いう)とフィードバック形(以下FB形という)の2種
類が知られている。(例えば特開昭60−83410号
、特開昭62−18085号の各公報参照、) 第3図にFF形のAGC回路のブロック図を、第4図に
信号波形図を示す。いま、再生信号x(t)の振幅が、
ΔXだけ変動した場合、入力信号I(t)は、次式で与
えられる。
I (t)=X(t)−(1+ΔX)
検波器10で入力信号I(t)の振幅変動を検波すると
、第4図(b)のようになる。除算器11でこの検波信
号の逆数を計算し、可変利得増幅器12の制御信号D(
t)とした。(第4図(C))D(t)=1/(1+Δ
X) Ti) (t )は、振幅変動に依存し21、入り振幅
が大きい場合には、D(t)が小さくなる。したがって
、出力0 (t )は、これらの積となるので0(t)
=X(t)−(1+ΔX、)・D(t)=X(t) どなり、振幅変動に無関係に出力振幅は一定となる。(
第4図(d)) 次に、第5図にFB形のブロック図、第6図に信号波形
図を示し、以下これらを使って動作原理を説明する。検
波器17で出力0(t)の振幅変動を検波する。検波信
号0’ (t)(第6図(C))を直流増幅器18で反
転増幅した後、ローパスフィルタ19に通し、制御電圧
D(t)(第6図(d))を発生させる。制御電圧D(
t)は、 D(t)=−A(0’ (t)+B)=−A((1+
AX)−D(t)+B)で表される。ここで、Aは直流
増幅器18の増幅率、Bは検波器17のバイアス電圧、
0’ (t)は出力信号のエンベロープ信号である。
、第4図(b)のようになる。除算器11でこの検波信
号の逆数を計算し、可変利得増幅器12の制御信号D(
t)とした。(第4図(C))D(t)=1/(1+Δ
X) Ti) (t )は、振幅変動に依存し21、入り振幅
が大きい場合には、D(t)が小さくなる。したがって
、出力0 (t )は、これらの積となるので0(t)
=X(t)−(1+ΔX、)・D(t)=X(t) どなり、振幅変動に無関係に出力振幅は一定となる。(
第4図(d)) 次に、第5図にFB形のブロック図、第6図に信号波形
図を示し、以下これらを使って動作原理を説明する。検
波器17で出力0(t)の振幅変動を検波する。検波信
号0’ (t)(第6図(C))を直流増幅器18で反
転増幅した後、ローパスフィルタ19に通し、制御電圧
D(t)(第6図(d))を発生させる。制御電圧D(
t)は、 D(t)=−A(0’ (t)+B)=−A((1+
AX)−D(t)+B)で表される。ここで、Aは直流
増幅器18の増幅率、Bは検波器17のバイアス電圧、
0’ (t)は出力信号のエンベロープ信号である。
したがって、人力信号X(t)が、ΔXの振幅変動を持
つ場合、出力0(t)は、 0(t、)=x(t)−(1+ΔX、)−D(t)=−
A−B ・(1+ΔX)・x(し)/(1、十人(1+
ΔX)) と、なる。ここで、A−+ψとすれば、0(t、)ニー
B −X(t) と近似でき、出力振幅は振幅変動に無関係に一定となる
。(第6図(b)) 〔発明が解決しようとした課題〕 FF形のAGC回路は、オープンループ制御系であるた
め、可変利得増幅器12と除算器11の精度により、出
力信号の抑圧量が決定される。−・般に信号入力が小さ
い場合や極端に大きい場合には、精度が低下し、入力の
振幅変動に対する抑圧量は小さくなる。また、温度や電
源変動に対する安定性も問題になる。
つ場合、出力0(t)は、 0(t、)=x(t)−(1+ΔX、)−D(t)=−
A−B ・(1+ΔX)・x(し)/(1、十人(1+
ΔX)) と、なる。ここで、A−+ψとすれば、0(t、)ニー
B −X(t) と近似でき、出力振幅は振幅変動に無関係に一定となる
。(第6図(b)) 〔発明が解決しようとした課題〕 FF形のAGC回路は、オープンループ制御系であるた
め、可変利得増幅器12と除算器11の精度により、出
力信号の抑圧量が決定される。−・般に信号入力が小さ
い場合や極端に大きい場合には、精度が低下し、入力の
振幅変動に対する抑圧量は小さくなる。また、温度や電
源変動に対する安定性も問題になる。
一方、FB形のAGC回路は、フィードバック制御系で
あるため、検波器17や直流増幅器18の安定性等の問
題は無視できる。しかし、検波器17やローパスフィル
タ19の信号に時間遅れがあるため、入力信号の急激な
変化に対しては完全には追従できず、応答性が問題とな
る。整定時間を短くする為に、応答性を速めると、テー
プ上の塵や傷などに起因するドロップアウトや雑音等に
対にして過敏に応答し、かえって出力変動が大きくなる
という問題が発生する。
あるため、検波器17や直流増幅器18の安定性等の問
題は無視できる。しかし、検波器17やローパスフィル
タ19の信号に時間遅れがあるため、入力信号の急激な
変化に対しては完全には追従できず、応答性が問題とな
る。整定時間を短くする為に、応答性を速めると、テー
プ上の塵や傷などに起因するドロップアウトや雑音等に
対にして過敏に応答し、かえって出力変動が大きくなる
という問題が発生する。
本発明は、安定度の高いフィードバック形のAGC回路
と、応答性の速いフィードフォワード形AGC回路を組
み合わせることにより、安定度と応答性の良いAGC回
路を実現する。
と、応答性の速いフィードフォワード形AGC回路を組
み合わせることにより、安定度と応答性の良いAGC回
路を実現する。
第1図に本発明のブロック図を示す。
全体の構成は、安定性の高いFB形AGC回路が基本と
なっており、さらに、入力信号の振幅変動を検波し、こ
の高域成分を利用することにより連応性を向上させるも
のである。
なっており、さらに、入力信号の振幅変動を検波し、こ
の高域成分を利用することにより連応性を向上させるも
のである。
第1図に本発明の実施例を、第2図に信号波形図を示す
。
。
まず、検波器7とフィルタ8がない場合の動作について
述べる。電圧制御形の可変利得増幅器2から出力された
再生信号を検波器4で検波し、出力0(1)のエンベロ
ープを検出する。検波器4は、よく知られているように
ダイオード、抵抗、コンデンサ等で構成できる。検波後
の信号は、直流増幅器5で反転増幅する。抑圧量は、は
ぼ増幅率に逆比例するため、比較的大きな増幅率(数十
倍以上)をとる必要がある。しかし、検波信号の帯域は
狭いため、オペアンプ等を用いれば、比較的簡単にこの
条件を満足させることができる。
述べる。電圧制御形の可変利得増幅器2から出力された
再生信号を検波器4で検波し、出力0(1)のエンベロ
ープを検出する。検波器4は、よく知られているように
ダイオード、抵抗、コンデンサ等で構成できる。検波後
の信号は、直流増幅器5で反転増幅する。抑圧量は、は
ぼ増幅率に逆比例するため、比較的大きな増幅率(数十
倍以上)をとる必要がある。しかし、検波信号の帯域は
狭いため、オペアンプ等を用いれば、比較的簡単にこの
条件を満足させることができる。
次に、ローパスフィルタ6で不必要な高域成分を遮断す
る。これは、例えばコンデンサと抵抗で構成された1次
のフィルタでよい。ローバスフイルタを通った信号d(
t)を、第2図(b)に示す。
る。これは、例えばコンデンサと抵抗で構成された1次
のフィルタでよい。ローバスフイルタを通った信号d(
t)を、第2図(b)に示す。
d(t)は、高域がカットされ、しかも、出力の振幅変
動を検波したものであり、入力信号に対して時間的に遅
延している6次に、検波器7とフィルタ8がある場合に
ついて述べる。検波器7により入力信号I n)のエン
ベロープを検出しく第2図(c))、この信号をバイパ
ス特性を持たせたフィルタ8で検波信号の高域成分を検
出し、これを信号をd’ (t)(第2図(d))とし
た。フィルタ8は、ローパスフィルタと同様にコンデン
サと抵抗等で構成すればよい。そして、前記のd(t)
にd’ (t)を加算することで入力信号の急激な変動
分を補償し、第2図(e)に示すような制御信号D(t
)を得る。この操作により入力信号の急激な変動分を補
償する事ができる。本回路の基本構成は、FB形である
ため、各部品の精度は、特に高精度である必要はない9
以上述べたように、本発明によれば、FB形AGC回路
により安定性を確保し、さらに入力信号の急激な変化に
対してはFF形の検出を併用することにより高精度なA
GC回路を実現できる。
動を検波したものであり、入力信号に対して時間的に遅
延している6次に、検波器7とフィルタ8がある場合に
ついて述べる。検波器7により入力信号I n)のエン
ベロープを検出しく第2図(c))、この信号をバイパ
ス特性を持たせたフィルタ8で検波信号の高域成分を検
出し、これを信号をd’ (t)(第2図(d))とし
た。フィルタ8は、ローパスフィルタと同様にコンデン
サと抵抗等で構成すればよい。そして、前記のd(t)
にd’ (t)を加算することで入力信号の急激な変動
分を補償し、第2図(e)に示すような制御信号D(t
)を得る。この操作により入力信号の急激な変動分を補
償する事ができる。本回路の基本構成は、FB形である
ため、各部品の精度は、特に高精度である必要はない9
以上述べたように、本発明によれば、FB形AGC回路
により安定性を確保し、さらに入力信号の急激な変化に
対してはFF形の検出を併用することにより高精度なA
GC回路を実現できる。
本発明によれば、制御信号の時間的遅延と高域成分を補
償する事により、安定度を犠牲にする事なく、フィード
バック形AGC回路の欠点である応答性を改善すること
ができる。
償する事により、安定度を犠牲にする事なく、フィード
バック形AGC回路の欠点である応答性を改善すること
ができる。
なおフィルタ8の特性としては、バンドパス特性として
もよい、また、フィルタ8の出力が一定振幅以上の信号
のみをd’ (t)として加算してもよい。
もよい、また、フィルタ8の出力が一定振幅以上の信号
のみをd’ (t)として加算してもよい。
第1図は本発明の一実施例図、第2図は本発明の波形図
、第3図はフィードフォワード形A G C回路のブロ
ック図、第4図はフィードフォワード形A G C回路
の波形図、第5図はフィードバック形AGC回路のブロ
ック図、第6図はフィードバック形AGC回路の波形図
を示す。 L、9.14・・・入力端子、2,12.15・・・可
変利得増幅器、3,13.16・・・出力端子、4,7
゜10.17・・・検波器、5,18・・・直流増幅器
、6゜19・・・ローパスフィルタ、8・・・フィルタ
、11・・・井 2 目 仏ノ (Cン (J−) (C) D(f、) (fノ イ 3 刀 /ρ // 薯 4 図 (α9 (、b) v (t) 0句 昇 乙 図 (Q) (d−ン r)(−t)
、第3図はフィードフォワード形A G C回路のブロ
ック図、第4図はフィードフォワード形A G C回路
の波形図、第5図はフィードバック形AGC回路のブロ
ック図、第6図はフィードバック形AGC回路の波形図
を示す。 L、9.14・・・入力端子、2,12.15・・・可
変利得増幅器、3,13.16・・・出力端子、4,7
゜10.17・・・検波器、5,18・・・直流増幅器
、6゜19・・・ローパスフィルタ、8・・・フィルタ
、11・・・井 2 目 仏ノ (Cン (J−) (C) D(f、) (fノ イ 3 刀 /ρ // 薯 4 図 (α9 (、b) v (t) 0句 昇 乙 図 (Q) (d−ン r)(−t)
Claims (1)
- 【特許請求の範囲】 1、入力信号の振幅変動を検出する手段と、出力信号の
振幅変動を検出する手段を具備し、前記両検出手段の出
力信号を合成した信号で、入力信号の利得を制御するこ
とを特徴とした自動利得制御回路。 2、入力信号の振幅変動を検出した信号の高域成分と、
出力信号の振幅変動を検出した信号の低域成分を合成す
ることを特徴とした特許請求の範囲第1項記載の自動利
得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14171988A JPH01311709A (ja) | 1988-06-10 | 1988-06-10 | 自動利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14171988A JPH01311709A (ja) | 1988-06-10 | 1988-06-10 | 自動利得制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01311709A true JPH01311709A (ja) | 1989-12-15 |
Family
ID=15298609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14171988A Pending JPH01311709A (ja) | 1988-06-10 | 1988-06-10 | 自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01311709A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04142805A (ja) * | 1990-10-04 | 1992-05-15 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
JPH06232749A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | A/d変換装置 |
JPH06244645A (ja) * | 1993-02-17 | 1994-09-02 | Nec Corp | 増幅回路 |
JP2010136173A (ja) * | 2008-12-05 | 2010-06-17 | Sony Corp | 音量補正装置、音量補正方法、音量補正プログラムおよび電子機器 |
US8548173B2 (en) | 2008-12-04 | 2013-10-01 | Sony Corporation | Sound volume correcting device, sound volume correcting method, sound volume correcting program, and electronic apparatus |
US8681998B2 (en) | 2009-02-16 | 2014-03-25 | Sony Corporation | Volume correction device, volume correction method, volume correction program, and electronic equipment |
-
1988
- 1988-06-10 JP JP14171988A patent/JPH01311709A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04142805A (ja) * | 1990-10-04 | 1992-05-15 | Oki Electric Ind Co Ltd | 自動利得制御回路 |
JPH06232749A (ja) * | 1993-02-08 | 1994-08-19 | Nec Corp | A/d変換装置 |
JPH06244645A (ja) * | 1993-02-17 | 1994-09-02 | Nec Corp | 増幅回路 |
US8548173B2 (en) | 2008-12-04 | 2013-10-01 | Sony Corporation | Sound volume correcting device, sound volume correcting method, sound volume correcting program, and electronic apparatus |
JP2010136173A (ja) * | 2008-12-05 | 2010-06-17 | Sony Corp | 音量補正装置、音量補正方法、音量補正プログラムおよび電子機器 |
US8681998B2 (en) | 2009-02-16 | 2014-03-25 | Sony Corporation | Volume correction device, volume correction method, volume correction program, and electronic equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1153465A (en) | Constant bandwidth automatic gain control | |
US4442546A (en) | Noise reduction by integrating frequency-split signals with different time constants | |
JPH01311709A (ja) | 自動利得制御回路 | |
JPH02278502A (ja) | デジタル信号の再生回路 | |
JPH09288832A (ja) | トラッキングエラー信号生成回路 | |
US4616273A (en) | Tape recording apparatus provided with a bias control device | |
US4441084A (en) | Noise reduction circuit | |
KR900000483B1 (ko) | 다이나믹 레인지 변경회로 장치 | |
JPS592082B2 (ja) | 音声信号のダイナミツクレンジ改善方法 | |
JPS6374126A (ja) | フオ−カスサ−ボ装置 | |
JPS61239433A (ja) | 光ヘツドのサ−ボ回路 | |
JP3097713B2 (ja) | 帯域ブースト回路 | |
JP3278864B2 (ja) | デジタルオートゲインコントローラ | |
KR970071540A (ko) | 디스크 기록재생기의 포커스 서보 제어 회로 | |
KR830000872B1 (ko) | 자기매체를 사용한 아날로그 녹음기 | |
JPH0522416B2 (ja) | ||
RU2183357C2 (ru) | Устройство для управления подмагничиванием аудиозаписи | |
JPS63281271A (ja) | ノイズリダクシヨン回路 | |
JPS5952313A (ja) | サ−ボ装置 | |
JPH03222508A (ja) | 増幅器回路 | |
JPS6297146A (ja) | 光方式ビデオデイスクプレ−ヤの時間軸補正装置 | |
JPS61187104A (ja) | 回転ヘツド形ビデオ記録装置 | |
JP2656816B2 (ja) | ノイズリダクション回路 | |
JP2580218B2 (ja) | Fm記録・再生回路 | |
JPH04368637A (ja) | サーボ回路 |