JPH01306947A - 補助記憶装置への接続制御装置 - Google Patents
補助記憶装置への接続制御装置Info
- Publication number
- JPH01306947A JPH01306947A JP13747188A JP13747188A JPH01306947A JP H01306947 A JPH01306947 A JP H01306947A JP 13747188 A JP13747188 A JP 13747188A JP 13747188 A JP13747188 A JP 13747188A JP H01306947 A JPH01306947 A JP H01306947A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- connection
- auxiliary storage
- control device
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
補助記憶装置への接続制御装置に係り、特に、共有バス
を介して複数の制御装置に接続され、これら複数の制御
装置に共通に使用される補助記憶装置への接続制御装置
に関し、 複数の制御装置が補助記憶装置を均等に使用することが
できるよう（こすることを目的とし、共有バスを介して
複数の制御装置に接続され、これら複数の制御装置に共
通に使用される補助記憶装置への接続制御装置を、接続
要求を発した制御装置の装置番号を読み取る読取部と、
複数の接続要求が重複したとき、上記読取部が読み取っ
た装置番号と、予め定めた接続論理に基づいて接続する
制御装置を決定する接続論理設定部とを有するものとし
て構成する。
を介して複数の制御装置に接続され、これら複数の制御
装置に共通に使用される補助記憶装置への接続制御装置
に関し、 複数の制御装置が補助記憶装置を均等に使用することが
できるよう（こすることを目的とし、共有バスを介して
複数の制御装置に接続され、これら複数の制御装置に共
通に使用される補助記憶装置への接続制御装置を、接続
要求を発した制御装置の装置番号を読み取る読取部と、
複数の接続要求が重複したとき、上記読取部が読み取っ
た装置番号と、予め定めた接続論理に基づいて接続する
制御装置を決定する接続論理設定部とを有するものとし
て構成する。
本発明は補助記憶装置への接続制御装置に係り、特に、
共有バスを介して複数の制御装置に接続され、これら複
数の制御装置に共通に使用される補助記憶装置への接続
制御装置に関する（従来の技術） 一般に、第３図に示すように、−台または複数台の磁気
ディスク装置等の補助記憶装置１とホストコンピュータ
４に接続した複数の制御装置２を共有バス３で接続して
、これらの制御装置２が上記の補助記憶装置１を共同で
使用することがある。このようなシステムにおいて、補
助記憶装置１には接続制御装置５が設けられ、−台の補
助記憶装置には一台の制御装置にのみ接続がされるよう
に排他的な制御がされている。即ち、−台の制御装置が
ある補助記憶装置をアクセスしているときには、他の制
御装置が接続制御装置に接続要求を発したとしても、接
続制御装置５はその制御装置に接続不能の信号を制御装
置に発し、他の制御装置はその補助記憶装置にはアスセ
スできないように制御される。
共有バスを介して複数の制御装置に接続され、これら複
数の制御装置に共通に使用される補助記憶装置への接続
制御装置に関する（従来の技術） 一般に、第３図に示すように、−台または複数台の磁気
ディスク装置等の補助記憶装置１とホストコンピュータ
４に接続した複数の制御装置２を共有バス３で接続して
、これらの制御装置２が上記の補助記憶装置１を共同で
使用することがある。このようなシステムにおいて、補
助記憶装置１には接続制御装置５が設けられ、−台の補
助記憶装置には一台の制御装置にのみ接続がされるよう
に排他的な制御がされている。即ち、−台の制御装置が
ある補助記憶装置をアクセスしているときには、他の制
御装置が接続制御装置に接続要求を発したとしても、接
続制御装置５はその制御装置に接続不能の信号を制御装
置に発し、他の制御装置はその補助記憶装置にはアスセ
スできないように制御される。
ところで、上述のような補助記憶装置への接続制御装置
に、はぼ同時に複数の接続要求があった場合には、従来
は最初に到着した接続要求に対応して、その他の接続要
求は満足されないものとしていた。しかしながら、この
ような従来の補助記憶装置への接続制御装置にあっては
、例えば、接続を要求してくるホストコンピュータの能
力の違いにより特に接続が良くおこなわれたり、いつも
補助記憶装置を他の制御装置に使用されており補助記憶
装置になかなかアクセスできない制御装置ができたりし
て、サービスに不均衡が発生ずるという問題がある。
に、はぼ同時に複数の接続要求があった場合には、従来
は最初に到着した接続要求に対応して、その他の接続要
求は満足されないものとしていた。しかしながら、この
ような従来の補助記憶装置への接続制御装置にあっては
、例えば、接続を要求してくるホストコンピュータの能
力の違いにより特に接続が良くおこなわれたり、いつも
補助記憶装置を他の制御装置に使用されており補助記憶
装置になかなかアクセスできない制御装置ができたりし
て、サービスに不均衡が発生ずるという問題がある。
そこで、本発明は複数の制御装置が補助記憶装置を均等
に使用することができるようにする補助記憶装置への接
続制御装置を提供することを目的とする。
に使用することができるようにする補助記憶装置への接
続制御装置を提供することを目的とする。
本発明にあって、上記の課題を解決するための手段は、
第１図に示すように、共有バス１１を介して複数の制御
装置１２に接続され、これら複数の制御装置１２に共通
に使用される補助記憶装置１３への接続制御装置１４で
あって、接続要求を発した制御装置１２の装置番号を読
み取る読取部１５と、複数の接続要求が重複したとき、
上記読取部１５が読み取った装置番号と、予め定めた接
続論理に基づいて接続する制御装置を決定する接続論理
設定部１６とを有するようにしたことである。
第１図に示すように、共有バス１１を介して複数の制御
装置１２に接続され、これら複数の制御装置１２に共通
に使用される補助記憶装置１３への接続制御装置１４で
あって、接続要求を発した制御装置１２の装置番号を読
み取る読取部１５と、複数の接続要求が重複したとき、
上記読取部１５が読み取った装置番号と、予め定めた接
続論理に基づいて接続する制御装置を決定する接続論理
設定部１６とを有するようにしたことである。
（作用）
本発明によれば、同時に複数の制御装置から接続要求が
あった場合には、接続制御装置の読取部は接続要求信号
からどの制御装置が接続要求を発しているかを読み取り
、接続論理部はこの読み取った情報と予め定めた接続論
理に従って接続する制御装置を決定するから、論理を適
正に選択しておけば、各制御装置に対して均等に、或は
特定の割合を以って補助記憶装置を接続することができ
る。
あった場合には、接続制御装置の読取部は接続要求信号
からどの制御装置が接続要求を発しているかを読み取り
、接続論理部はこの読み取った情報と予め定めた接続論
理に従って接続する制御装置を決定するから、論理を適
正に選択しておけば、各制御装置に対して均等に、或は
特定の割合を以って補助記憶装置を接続することができ
る。
以下本発明に係る補助記憶装置への接続制御装置の実施
例を図面に基づいて説明する。
例を図面に基づいて説明する。
第２図は本発明に係る補助記憶装置への接続制御装置の
実施例を示すものである。本実施例において、全体のシ
ステムは、従来で示したものと同様に共有バスにｎ台の
制御装置とｍ台の補助記 。
実施例を示すものである。本実施例において、全体のシ
ステムは、従来で示したものと同様に共有バスにｎ台の
制御装置とｍ台の補助記 。
憶装置を設けてなるものである。そして、上記補助記憶
装置はホストコンピュータが接続されており、このホス
トコンピュータからの各制御装置に補助記憶装置の使用
命令が出力される。
装置はホストコンピュータが接続されており、このホス
トコンピュータからの各制御装置に補助記憶装置の使用
命令が出力される。
そして本実施例において補助記憶装置への接続制御装置
は第２図に示すように、実際に補助記憶装置への接続（
ロック）を許可するロック許可信号と、補助記憶装置へ
の接続を許可しないロック不成功信号を発生するロック
制御部１９と、このロック制御部１９が特定の制御装置
の特定の補助記憶装置への接続要求に対してロック許可
信号を発生するかロック許可信号を発生するかを決定す
る選択論理部２０とからなる。この選択論理部は第２図
に示すような構成を有している、同図において２１．２
２は制御装置がロック許可を求めているのか、ロック解
除を求めるかを表示する２ビットのコントロール信号に
より作動するセット回路及びリセット回路、２３は制御
装置がどの磁気ディスクにアクセスを求めているかを表
示する磁気ディスクアドレス信号を復号する磁気ディス
クアドレスデコード回路で、本実施例においては磁気デ
ィスク井０乃至磁気ディスク井３１の３２台の磁気ディ
スクを使用するものとして、５ビツトのデータを受ける
ものとしている。
は第２図に示すように、実際に補助記憶装置への接続（
ロック）を許可するロック許可信号と、補助記憶装置へ
の接続を許可しないロック不成功信号を発生するロック
制御部１９と、このロック制御部１９が特定の制御装置
の特定の補助記憶装置への接続要求に対してロック許可
信号を発生するかロック許可信号を発生するかを決定す
る選択論理部２０とからなる。この選択論理部は第２図
に示すような構成を有している、同図において２１．２
２は制御装置がロック許可を求めているのか、ロック解
除を求めるかを表示する２ビットのコントロール信号に
より作動するセット回路及びリセット回路、２３は制御
装置がどの磁気ディスクにアクセスを求めているかを表
示する磁気ディスクアドレス信号を復号する磁気ディス
クアドレスデコード回路で、本実施例においては磁気デ
ィスク井０乃至磁気ディスク井３１の３２台の磁気ディ
スクを使用するものとして、５ビツトのデータを受ける
ものとしている。
また、２４は補助記憶装置へのアクセスを求めた制御装
置（ＳＤ）を表示するＳＤアドレス信号を復号し、読取
部として作動するＳＤア１くレスデコード回路で、８台
の制御装置の使用に対応して３ビツトのデータを受ける
ものとしている。
置（ＳＤ）を表示するＳＤアドレス信号を復号し、読取
部として作動するＳＤア１くレスデコード回路で、８台
の制御装置の使用に対応して３ビツトのデータを受ける
ものとしている。
２５は上記の磁気ディスクアドレスデコード回路からの
磁気ディスクアドレス番号とＳＤアドレスデコード回路
からのＳＤアドレスとから磁気ディスク＃、０乃至磁気
ディスク＃３１の夫々について最新にアクセスした制御
装置の番号を記憶格納するＳＤアドレス格納部、２６は
新たに入力されたＳＤアドレスと、この制御装置がアク
セス使用としている磁気ディスクナンバーに対応するＳ
Ｄアドレス格納部に格納されたＳＤアドレスとを比較し
て一致信号または不一致の信号を発生する比較器を示し
ており、本実施例ではこのＳＤアドレス格納部２５と比
較器２６とで接続論理設定部を形成している。
磁気ディスクアドレス番号とＳＤアドレスデコード回路
からのＳＤアドレスとから磁気ディスク＃、０乃至磁気
ディスク＃３１の夫々について最新にアクセスした制御
装置の番号を記憶格納するＳＤアドレス格納部、２６は
新たに入力されたＳＤアドレスと、この制御装置がアク
セス使用としている磁気ディスクナンバーに対応するＳ
Ｄアドレス格納部に格納されたＳＤアドレスとを比較し
て一致信号または不一致の信号を発生する比較器を示し
ており、本実施例ではこのＳＤアドレス格納部２５と比
較器２６とで接続論理設定部を形成している。
この実施例においてＳＤアドレス格納部２５は、制御装
置が磁気ディスク装置へのアクセスを終了してリセット
状態となった時、当該リセットを行った磁気ディスクナ
ンバーの個所に制御装置のＳＤアドレスを格納していく
。これにより当該磁気ディスク装置に最新にアクセスし
た制御装置のＳＤアドレスを格納することになる。
置が磁気ディスク装置へのアクセスを終了してリセット
状態となった時、当該リセットを行った磁気ディスクナ
ンバーの個所に制御装置のＳＤアドレスを格納していく
。これにより当該磁気ディスク装置に最新にアクセスし
た制御装置のＳＤアドレスを格納することになる。
そして、ロック制御部１９は上記の比較器から一致信号
を受けたときはロック失敗の信号を当該制御装置に送出
して当該制御装置の磁気ディスク装置へのアクセスを行
わせない。一方ロツク制御部１９は不一致信号を受は取
ったときにはロック承認信号を発して、当該制御装置が
指定の磁気ディスク装置にアクセスすることを許可する
。
を受けたときはロック失敗の信号を当該制御装置に送出
して当該制御装置の磁気ディスク装置へのアクセスを行
わせない。一方ロツク制御部１９は不一致信号を受は取
ったときにはロック承認信号を発して、当該制御装置が
指定の磁気ディスク装置にアクセスすることを許可する
。
従って本実施例によれば、同一の制御装置が同一の磁気
ディスク装置を連続してアクセスすることはできないか
ら。−台の制御装置が一台の磁気ディスク装置を独占し
て使用することはなくなり、各制御装置による磁気ディ
スク装置の均等な使用を図ることができる。
ディスク装置を連続してアクセスすることはできないか
ら。−台の制御装置が一台の磁気ディスク装置を独占し
て使用することはなくなり、各制御装置による磁気ディ
スク装置の均等な使用を図ることができる。
尚上記の実施例においては、予め定めた接続論理として
、同一の磁気ディスクに連続して同一の制御装置をアク
セスさせないという論理を採用したが、これは他の論理
を、例えばホストコンとエータの能力差に応じて、接続
の確率を２対１にする等任意に選択して接続論理設定部
に設定することかできる。
、同一の磁気ディスクに連続して同一の制御装置をアク
セスさせないという論理を採用したが、これは他の論理
を、例えばホストコンとエータの能力差に応じて、接続
の確率を２対１にする等任意に選択して接続論理設定部
に設定することかできる。
以上説明したように、本発明によれば補助記憶装置への
接続制御装置に、接続要求を発した制御装置の装置番号
を読み取る読取部と、複数の接続要求が重複したとき、
上記読取部が読み取った装置番号と、予め定めた接続論
理に基づいて接続する制御装置を決定する接続論理設定
部とを設けるようにしたから、補助記憶装置への制御装
置の接続は予め定めた論理に従って実行され、補助記憶
装置は均等に使用されることができるという効果。
接続制御装置に、接続要求を発した制御装置の装置番号
を読み取る読取部と、複数の接続要求が重複したとき、
上記読取部が読み取った装置番号と、予め定めた接続論
理に基づいて接続する制御装置を決定する接続論理設定
部とを設けるようにしたから、補助記憶装置への制御装
置の接続は予め定めた論理に従って実行され、補助記憶
装置は均等に使用されることができるという効果。
を奏する。
第１図は本発明の原理図、第２図は本発明にイ累る補助
記憶装置への接続制御、装置の実施例を示すブロック図
、第３図は従来の接続制御装置を含むシステムのブロッ
ク図である。 １１・・・共有バス １２・・・制御装置 １３・・・補助記憶装置 １４・・・接続制御装置 １５・・・読取部 １６・・・接続論理設定部
記憶装置への接続制御、装置の実施例を示すブロック図
、第３図は従来の接続制御装置を含むシステムのブロッ
ク図である。 １１・・・共有バス １２・・・制御装置 １３・・・補助記憶装置 １４・・・接続制御装置 １５・・・読取部 １６・・・接続論理設定部
Claims (1)
- 【特許請求の範囲】 共有バスを介して複数の制御装置に接続され、これら複
数の制御装置に共通に使用される補助記憶装置への接続
制御装置であって、 接続要求を発した制御装置の装置番号を読み取る読取部
と、 複数の接続要求が重複したとき、上記読取部が読み取っ
た装置番号と、予め定めた接続論理に基づいて接続する
制御装置を決定する接続論理設定部とを有することを特
徴とする補助記憶装置への接続制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13747188A JPH01306947A (ja) | 1988-06-06 | 1988-06-06 | 補助記憶装置への接続制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13747188A JPH01306947A (ja) | 1988-06-06 | 1988-06-06 | 補助記憶装置への接続制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01306947A true JPH01306947A (ja) | 1989-12-11 |
Family
ID=15199383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13747188A Pending JPH01306947A (ja) | 1988-06-06 | 1988-06-06 | 補助記憶装置への接続制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01306947A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52105741A (en) * | 1976-03-02 | 1977-09-05 | Nec Corp | Input and output sharing device |
| JPS5965354A (ja) * | 1982-10-05 | 1984-04-13 | Fujitsu Ltd | 処理要求受付の優先順位制御方式 |
-
1988
- 1988-06-06 JP JP13747188A patent/JPH01306947A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52105741A (en) * | 1976-03-02 | 1977-09-05 | Nec Corp | Input and output sharing device |
| JPS5965354A (ja) * | 1982-10-05 | 1984-04-13 | Fujitsu Ltd | 処理要求受付の優先順位制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3853540B2 (ja) | ファイバチャネル接続磁気ディスク装置およびファイバチャネル接続磁気ディスク制御装置 | |
| US5659756A (en) | Method and system for providing access to logical partition information on a per resource basis | |
| US4733352A (en) | Lock control for a shared storage in a data processing system | |
| US5522059A (en) | Apparatus for multiport memory access control unit with plurality of bank busy state check mechanisms employing address decoding and coincidence detection schemes | |
| KR19980063551A (ko) | 신호 처리 장치 및 소프트웨어 | |
| KR20050113638A (ko) | 주변기 액세스 보호를 구비한 데이터 액세싱 시스템 및이를 위한 방법 | |
| JPS6142306B2 (ja) | ||
| US4400772A (en) | Method and apparatus for direct memory access in a data processing system | |
| US5845130A (en) | Mailbox traffic controller | |
| US4381543A (en) | Controller port switch arrangement for sharing stored data among different systems | |
| JPH01306947A (ja) | 補助記憶装置への接続制御装置 | |
| JPH11126173A (ja) | メモリアクセス制御装置およびその記憶媒体 | |
| JPS5852264B2 (ja) | マルチユニツト・システム | |
| JPH05165761A (ja) | Ｄｍａコントローラ | |
| JPH0323026B2 (ja) | ||
| JP2857212B2 (ja) | マルチプロセッサシステムの構成制御方式 | |
| JP2616742B2 (ja) | Ｓｃｓｉシステム | |
| JPS63747A (ja) | 排他制御回路 | |
| JP2710475B2 (ja) | メモリ制御回路 | |
| KR100395311B1 (ko) | 프로세스 제어 방법 | |
| JPS61243560A (ja) | 二重化処理システム | |
| JP3037241B2 (ja) | ロック制御装置 | |
| AU604063B2 (en) | Circuit for preventing lock-out of high priority requests to a system controller | |
| JPS61210469A (ja) | 共通メモリ制御方式 | |
| JPS594742B2 (ja) | デ−タ整列制御方式 |