JPH01303570A - 回路図生成方法 - Google Patents

回路図生成方法

Info

Publication number
JPH01303570A
JPH01303570A JP63134684A JP13468488A JPH01303570A JP H01303570 A JPH01303570 A JP H01303570A JP 63134684 A JP63134684 A JP 63134684A JP 13468488 A JP13468488 A JP 13468488A JP H01303570 A JPH01303570 A JP H01303570A
Authority
JP
Japan
Prior art keywords
symbols
diagram
circuit diagram
symbol
functional diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63134684A
Other languages
English (en)
Inventor
Tamio Mano
真野 民男
Takeo Nakamura
武雄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63134684A priority Critical patent/JPH01303570A/ja
Publication of JPH01303570A publication Critical patent/JPH01303570A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 機能図から回路図を自動生成する回路図生成方法に関し
、 シンボルの配置相関関係を考慮した見易い回路図を生成
することを目的とし、 読込んだ機能図データから機能図のシンボル情報を読み
、頁と座標位置を取出し、機能図上のシンボルと回路図
のシンボルとを対応づけ、機能図の1頁に存在するシン
ボルと対応する回路図シンボルを取出し、取出したシン
ボルを無限仮想図面に配置し、シンボルを図面編集可能
な仮想図面に配置し直し、シンボル間の配線をして出力
するように構成する。
[産業上の利用分野] 本発明は、機能図から回路図を自動生成する回路図生成
方法に関する。
近年、大規模な回路を短期間で設計することが要求され
てきている。このため、機能図からの自動回路合成シス
テムが多く提供されてきている。
ここで、機能図とは、第12図に示すように例えば1頁
に相当する領域におけるシンボルの概念図を配置した図
である。このような機能図を基にして、実際の回路図が
展開されるようになっている。
現状では自動合成した回路図は、機能図上の配置情報が
活かされていないため、人間が設計配置し、配線した回
路図のイメージとは程遠いものができあがってしまう。
第13図は自動配置の様子を示す図である。
(イ)が適当な配置図であるものとする場合に、(ロ)
に示すような自動合成した回路図が生成されることがあ
る。これは、実際の回路図のイメージからはかけ離れて
いる。なお、図中の〈0:3〉は同じ形状のシンボルが
O〜3までの4個あることを示している。そのため、自
動合成後の回路図を人間が見ることが困難で、流用設計
等の際の障害となっている。そこで、機能図上でのシン
ボルの配置相互関係を考慮した見易い回路図を生成する
必要が生じてきている。
[従来の技術] 第14図は、従来の回路図生成のシーケンスを示すフロ
ーチャートである。図に示すように、従来の方法では機
能図のネットリストファイル(予め用意されている)か
らシンボルデータを読みくステップ1)、回路図の論理
段数を決定しくステップ2)、シンボルを無限仮想図面
に配置しくステップ3)、次に図面編集可能な仮想図面
に配置し直しくステップ4)、配置されたシンボル間の
配線をして出力する(ステップ5)ようになっていた。
[発明が解決しようとする課題〕 ところが、従来の方法ではシンボルを無限仮想図面に配
置する段階(前述のステップ4)で、機能図の頁を意識
せずに、同頁もある機能図を一度に無限仮想図面に配置
していたため、自動で回路図を生成することにより、設
計時間の短縮にはなっていたものの、生成後の回路図が
機能図の位置情報を反映していないので、シンボル図形
の配置が相関のないばらばらなものとなり、設計者が生
成後の回路図を目で追うのに非常に時間がかかり、結果
的には自動生成のメリットを損なわせていた。
このため、回路図の自動生成の際に回路図が児にクク、
回路図エディタで見易い図面になるように、シンボルの
配置をやり直していたため、自動生成が設計時間の短縮
に必ずしもならないという問題点があった。
本発明はこのような課題に鑑みてなされたものであって
、シンボルの配置相関関係を考慮した見易い回路図を生
成することを目的としている。
[課題を解決するための手段1 第1図は本発明方法の原J!!!を示すフローチャート
である。本発明は、読込んだ機能図データから機能図の
シンボル情報を読み、頁と座標位置を取出しくステップ
1)、 機能図上のシンボルと回路図のシンボルとを対応づけ(
ステップ2)、 機能図の1頁に存在するシンボルと対応する回路図シン
ボルを取出しくステップ3)、取出したシンボルを無限
仮想図面に配置しくステップ4)、 シンボルを図面編集可能な仮想図面に配置し直し、シン
ボル間の配線をして出力する(ステップ5)ようにした
ことを特徴としている。
し作用] 機能図のシンボルの座標位置を求め、機能図の頁単位に
それと対応する回路図を、機能図の位置情報を反映させ
ながらシンボルを自動配置する。
これにより、シンボルの配置情報を活かした見易い回路
図を生成することができる。
〔実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第2図は本発明方法の一実施例を示すフローチャートで
ある。第14図に示す従来方法にシーケンスを追加する
形で示しである。図の細い実線の部分が従来方法を、太
い実線の部分が本発明部分を示す。先ず、機能図データ
を読込み(ステップ1)、次に機能図のシンボル情報を
読み、頁と座標位置を取出す(ステップ2)。ステップ
2は、与えられた機能図中に存在するシンボル名とその
座標位置を求めるシーケンスであり、その機能の具体例
を第3図に示す。
第3図において、(イ)は機能図、(ロ)は機能図の頁
とシンボル位置を示している。機能図は、(イ)に示す
ようにn真のあり、各頁毎にシンボルとその座標位置が
括弧内に示されている。そこで、その各頁毎に取出した
シンボルと当該シンボルの座標位置を(ロ)に示すよう
に記憶する。
ステップ2で頁毎にシンボルとその座標位置を取出した
ら、機能図上のシンボルと回路図のシンボルを対応づけ
る(ステップ3)。ステップ3は、自動生成した回路の
シンボルが機能図上のどのシンボルから生成されたかを
対応づけるシーケンスである。第4図は機能図シンボル
と回路図シンボルとの関係を示す図である。(イ)は機
能図シンボル、(ロ)は回路図シンボル、(ハ)は機能
図シンボルと回路図シンボルとを関連づける機能図・回
路図シンボル対応テーブルである。自動合成の際に、機
能図のシンボル展開機能により得た情報を(ハ)に示す
ようなテーブルにしている。これにより、親1m能図シ
ンボル)と子(回路図シンボル)との関係が定まるので
、回路図のシンボルは機能図上のどのシンボルから生成
されたかが分かる。
なお、場合によっては、回路図シンボルがどの機能図シ
ンボルから得られたのか不明な場合も起こり得る。第5
図にその例を示す。(イ)は機能図、(ロ)は該機能図
から展開した回路図である。
(ロ)に示すシンボル゛′W”は、(イ)に示す機能図
から展開生成されたものではなく、もとの機能図と対応
がつかない。このような場合は、第6図に示すように、
〈イ)に示す展開図を(ロ)に示すような等価回路に変
換したような場合に生ずる。
この場合には、第7図に示すように回路図上でシンボル
(W、図の(a))と一番接続関係の多いシンボル(図
のくb))の対応する機能図(図の(C))を対応機能
図とする。この結果、第8図に示すような機能図・回路
図シンボル対応テーブルが得られる。回路図シンボル゛
W″の親たる機能図シンボルは、第7図に示したように
Y″となっている。
ステップ3が終了したら、次に機能図の1頁に対応する
シンボルと対応する回路図シンボルを取出す(ステップ
4)。これにより、機能図の1頁内にあるシンボルから
生成された回路図のシンボルだけが収集されることにな
り、注目している頁以外の機能図シンボルから生成され
た回路図シンボルが、作成しようとしている回路図に混
入して設計者を混乱させることがなくなる。
ステップ4が終了したら、シンボルを無限仮想図面に配
置しくステップ5)、シンボルを図面編集可能な仮想図
面に配置し直すくステップ6)。
ステップ5においては、以下に示す2つのことを考慮に
入れることが必要である。
■回路図シンボルを置く順番は、機能図シンボルのY座
標の大きい順、X座標の小さい順に従う。
その例を第9図に示す。図において、(イ)は機能図、
(ロ)は回路図である。図に示すように、(イ)に示す
ように機能図シンボルAが重なっているが、これを展開
する場合には、〈口)に示すようにAo、A1のような
順番とする。X方向については例示されていないが、図
の左から順序よく配置することになる。
■論理段数2以上のシンボルの配置は、前段シンボルと
の接続関係より求めるようにする。
このようにして、無限仮想図面への配置が終わったら、
シンボルを図面編集可能な仮想図面に配置し直t(ステ
ップ6)。次に機能図の全頁の展開が終了したかどうか
チエツクしくステップ7)、終了していない場合にはス
テップ4に戻って同様のシーケンスを繰返し、終了した
場合には配置されたシンボル間の配線をして出力する(
ステップ8) 。
第10図は本発明の一実施例を示す図である。
第2図のステップと同一のステップは、同一のステップ
数で示している。機能図ネットリスト2゜から機能図の
シンボルと座標位置を取出す(ステップ2)。一方、機
能図ネットリスト2oがら論理合成システム21が、必
要情報を読出し、機能図と回路図の展開結果より対応表
を作る(ステップ22)。ステップ3.4では、対応表
を機能図の頁単位にまとめ、ステップ5.6では、回路
図ネットリスト23から情報を読込み、機能図の1頁単
位と対応する回路図のシンボルを取出して配置する。ス
テップ7では全頁の機能図を処理したかどうかチエツク
し、NOの場合にはステップ5゜6に戻り、YESの場
合には処理結果を出力する(ステップ8)。
第11図は本発明を実施するシステム構成例を示す図で
ある。図において、30は回路図生成のための各種制御
を行うCPU、31は該CPU30と接続された主記憶
用のメモリ、31は機能図ネットリスト及び回路図ネッ
トリスト等が格納される2次記憶装置、33は機能図か
ら回路図への転換の過程等を表示するグラフィック・デ
イスプレィ、34は各種コマンド等を入力するキーボー
ド、35はシンボルの配置等を決めるための座標入力装
置、36は合成した回路図を出力する出力装置、37は
これら各構成要素間を接続するバスである。2次記憶装
置32としては、例えば磁気ディスク81が、グラフィ
ック・デイスプレィ33としては、例えばCRTが、座
標入力装置35としては、例えばマウスが、出力装置3
6としては例えばレーザプリンタがそれぞれ用いられる
[発明の効果] 以上詳細に説明したように、本発明によれば機能図のシ
ンボルの座標位置を求め、機能図の頁単位にそれと対応
する回路図を、機能図の位置情報を反映させながらシン
ボルを自動配置することにより、シンボルの配置情報を
活かした見易い回路図を生成することができる。
【図面の簡単な説明】
第1図は本発明方法の原理を示すフローチャート、 第2図は本発明方法の一実施例を示すフローチャート、 第3図は機能図からシンボル名と座標位置を取出すシー
ケンスを示す図、 第4図は機能図シンボルと回路図シンボルとの関係を示
す図、 第5図は機能図と回路図との関係を示す図、第6図は回
路図の省略化を示す図、 第7図は回路図シンボルから対応する機能図シンボルを
求める時のシーケンスを示す図、第8図は機能図・回路
図シンボル対応テーブルを示す図、 第9図は回路図シンボルを置く順番を示す図、第10図
は本発明の一実施例を示す図、第11図は本発明を実施
するシステム構成例を示す図、 第12図は機能図の説明図、 第13図は自動配置の様子を示す図、 第14図は従来の回路図生成のシーケンスを示す図であ
る。 第11図において、 30はCPU1 31はメモリ、 32は2次記憶装置、 33はグラフィックデイスプレィ、 34はキーボード、 35は座標入力装置、 36は出力装置である。 特許出願人   富  士  通  株  式  会 
 礼式、理 人   弁理士  井 島 藤 治外1名 本発明方法の原理を示すフローチャート第1 図 (豹                  (ロ)繭5
 図 (イ)                (ロ)回路図
の省窩Vヒを示を図 第6図 第7図 機能図・回路図シンボル対地テーブルを示す7第8 区 筒11図 角等12 区 (イ)                (0)自動配
置0楼子をB寸図 第13図 従来の回路図生成■シーケンスを示すフローチャート鮪
14図

Claims (1)

  1. 【特許請求の範囲】 読込んだ機能図データから機能図のシンボル情報を読み
    、頁と座標位置を取出し(ステップ1)、機能図上のシ
    ンボルと回路図のシンボルとを対応づけ(ステップ2)
    、 機能図の1頁に存在するシンボルと対応する回路図シン
    ボルを取出し(ステップ3)、 取出したシンボルを無限仮想図面に配置し(ステップ4
    )、 シンボルを図面編集可能な仮想図面に配置し直し、シン
    ボル間の配線をして出力する(ステップ5)ようにした
    ことを特徴とする回路図生成方法。
JP63134684A 1988-05-31 1988-05-31 回路図生成方法 Pending JPH01303570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63134684A JPH01303570A (ja) 1988-05-31 1988-05-31 回路図生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63134684A JPH01303570A (ja) 1988-05-31 1988-05-31 回路図生成方法

Publications (1)

Publication Number Publication Date
JPH01303570A true JPH01303570A (ja) 1989-12-07

Family

ID=15134155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63134684A Pending JPH01303570A (ja) 1988-05-31 1988-05-31 回路図生成方法

Country Status (1)

Country Link
JP (1) JPH01303570A (ja)

Similar Documents

Publication Publication Date Title
JP3027009B2 (ja) 設計取り込みシステム
JP2000260879A (ja) レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体
JPH01303570A (ja) 回路図生成方法
JPH10189744A (ja) 半導体集積回路装置の配置方法
JPS59168545A (ja) 論理回路変換処理装置
JPS6154567A (ja) シミユレ−シヨン方法および装置
JP2004038399A (ja) レイアウトパターン検証装置
JP3641063B2 (ja) マクロライブラリ生成装置
JPH10207923A (ja) 設計作業における文書作成支援装置
JP3102222B2 (ja) 知識獲得方法及びその実施装置
JP2790876B2 (ja) 半導体装置の製造方法
JPH09288686A (ja) レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム
JP2940124B2 (ja) 基板cad装置
JP3199036B2 (ja) I/o部分回路自動生成システム及びその方法ならびにi/o部分回路自動生成プログラムを格納した記憶媒体
JP2976640B2 (ja) 設計支援装置
JP2982207B2 (ja) 論理設計装置
JPH02105259A (ja) パターン露光装置用データ作成方法
JP2580984B2 (ja) ネットリスト分割装置
KR20050051207A (ko) Amba시스템 집적 회로의 레지스터 전송 단계 코드의자동 통합 방법
JP2001155185A (ja) 自動三次元ソリッドモデリングシステム
JPH09274513A (ja) プログラミング装置
JP2004118301A (ja) 展開型試験プログラムツールの生成方法及び装置
JP2000099563A (ja) テストデータ生成装置
JPH04276571A (ja) 論理回路検証用テストデータ作成装置
Stroud KSL: University of Kentucky Simulation Language