JP2982207B2 - 論理設計装置 - Google Patents
論理設計装置Info
- Publication number
- JP2982207B2 JP2982207B2 JP2068702A JP6870290A JP2982207B2 JP 2982207 B2 JP2982207 B2 JP 2982207B2 JP 2068702 A JP2068702 A JP 2068702A JP 6870290 A JP6870290 A JP 6870290A JP 2982207 B2 JP2982207 B2 JP 2982207B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- logic
- circuit
- pattern diagram
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理設計装置に係わり、特に高レベルな論理
設計レベルへ低レベルなゲート回路上の修正を戻すこと
が可能な論理設計装置に関する。
設計レベルへ低レベルなゲート回路上の修正を戻すこと
が可能な論理設計装置に関する。
従来のこの種の論理合成方式では、第４図に示すよう
に、論理11,12,……は機能図２等で表現し、論理合成３
を行ってゲートレベル回路図４を得ている。また、修正
等が必要なときには、論理合成後のゲートレベル回路図
４に論理51,52を書き込む等の修正６を直接行ってい
る。このため、上位レベルの機能図２への折り込み７は
人手によって行われていた。
に、論理11,12,……は機能図２等で表現し、論理合成３
を行ってゲートレベル回路図４を得ている。また、修正
等が必要なときには、論理合成後のゲートレベル回路図
４に論理51,52を書き込む等の修正６を直接行ってい
る。このため、上位レベルの機能図２への折り込み７は
人手によって行われていた。
上述した従来の論理合成方式は、論理の表現（機能図
２）と、論理合成結果のゲートレベル表現（回路図４）
とには、表現形式の違いだけでなく、記述レベルの差も
原因となって論理の表現とゲートレベルの同期とがとれ
ず、設計ミスが誘発される問題があった。
２）と、論理合成結果のゲートレベル表現（回路図４）
とには、表現形式の違いだけでなく、記述レベルの差も
原因となって論理の表現とゲートレベルの同期とがとれ
ず、設計ミスが誘発される問題があった。
本発明は、上述した従来の問題点を解消し、下位レベ
ルの修正を上位レベルに戻せる論理設計装置を提供する
ことを目的とする。
ルの修正を上位レベルに戻せる論理設計装置を提供する
ことを目的とする。
本発明では、（イ）論理をパターン図として記述でき
るパターン記述機構を含む入力装置と、（ロ）入力装置
からの情報を取り込み、回路全体を機能ごとに分割する
と共にこれらの機能単位に入力と出力を２値のパターン
からなる第１のパターン図で表現する第１の演算装置
と、（ハ）演算装置から入力された機能単位の第１のパ
ターン図を基にして全体としての回路を論理合成する回
路変換機構と、（ニ）論理合成後の低レベルで修正、変
更が行われた際に、その低レベルの情報から２値のパタ
ーンからなる第２のパターン図を生成する第２の演算装
置と、（ホ）この第２の演算装置の生成した第２のパタ
ーン図と第１のパターン図との差分をパターン図同士の
論理差分として抽出し、修正部分のバックアノテーショ
ンを取得する修正論理抽出機構とを備え、低レベルでの
回路変更情報を上位レベルに戻せる構成としたことを特
徴とするものである。
るパターン記述機構を含む入力装置と、（ロ）入力装置
からの情報を取り込み、回路全体を機能ごとに分割する
と共にこれらの機能単位に入力と出力を２値のパターン
からなる第１のパターン図で表現する第１の演算装置
と、（ハ）演算装置から入力された機能単位の第１のパ
ターン図を基にして全体としての回路を論理合成する回
路変換機構と、（ニ）論理合成後の低レベルで修正、変
更が行われた際に、その低レベルの情報から２値のパタ
ーンからなる第２のパターン図を生成する第２の演算装
置と、（ホ）この第２の演算装置の生成した第２のパタ
ーン図と第１のパターン図との差分をパターン図同士の
論理差分として抽出し、修正部分のバックアノテーショ
ンを取得する修正論理抽出機構とを備え、低レベルでの
回路変更情報を上位レベルに戻せる構成としたことを特
徴とするものである。
本発明によれば、下位レベルでの修正の情報が自動的
に上位レベルに戻せるので、人手の介在がなく設計工数
が減少し、かつ上位と下位とで同期がとれるので設計ミ
スがなくなる。
に上位レベルに戻せるので、人手の介在がなく設計工数
が減少し、かつ上位と下位とで同期がとれるので設計ミ
スがなくなる。
次に、本発明について図面を参照しながら説明する。
第１図ないし第３図は本発明の実施例を説明するため
の図である。
の図である。
入力装置11は、データの入力を行う装置であり、パタ
ーン記述機構12を含んでいる。この入力装置11には、出
力装置13が接続されている。入力装置11は、演算装置14
に接続されており、入力データおよび出力データのやり
とりを行う。演算装置14は、入力装置11から入力された
データの演算を行い、必要に応じてデータ記憶装置15を
使用する。データ記憶装置15からの論理データは、回路
変換機構16においてゲートレベルに論理合成される。修
正論理抽出機構17は、回路変換機構16で論理合成された
ゲートレベルの情報からパターン図を作成し、入力装置
11で入力された論理との差分を抽出する。これら全出力
情報は、出力装置13によって出力されることになる。
ーン記述機構12を含んでいる。この入力装置11には、出
力装置13が接続されている。入力装置11は、演算装置14
に接続されており、入力データおよび出力データのやり
とりを行う。演算装置14は、入力装置11から入力された
データの演算を行い、必要に応じてデータ記憶装置15を
使用する。データ記憶装置15からの論理データは、回路
変換機構16においてゲートレベルに論理合成される。修
正論理抽出機構17は、回路変換機構16で論理合成された
ゲートレベルの情報からパターン図を作成し、入力装置
11で入力された論理との差分を抽出する。これら全出力
情報は、出力装置13によって出力されることになる。
このように構成された実施例の作用を以下に説明す
る。
る。
第２図は、本実施例の作用を説明するための流れ図で
ある。第３図は、同作用の説明図である。
ある。第３図は、同作用の説明図である。
まず、論理1001,1002,……は機能図200等で表現し、
パターン記述機構12から入力装置11を介して演算装置14
に入力する。すると、演算装置14は、データ記憶装置15
を参照しながら回路全体を機能ごとに分割する（ステッ
プ）。次に、演算装置14は、その機能単位に、入力／
出力を、“0"、“1"のパターンPA1で表現する（ステッ
プ）。ついで、演算装置14はデータを回路変換機構16
に与える。回路変換機構16は、それら全体を合成（30
0）してゲートレベル回路図400を得ている（ステップ
）。
パターン記述機構12から入力装置11を介して演算装置14
に入力する。すると、演算装置14は、データ記憶装置15
を参照しながら回路全体を機能ごとに分割する（ステッ
プ）。次に、演算装置14は、その機能単位に、入力／
出力を、“0"、“1"のパターンPA1で表現する（ステッ
プ）。ついで、演算装置14はデータを回路変換機構16
に与える。回路変換機構16は、それら全体を合成（30
0）してゲートレベル回路図400を得ている（ステップ
）。
また、修正等が必要なときには修正を行って（ステッ
プ）、論理合成後のゲートレベル回路図400に論理500
1,5002を書き込む等の修正（600）を行っている。この
修正結果は、パターン記述機構12の（入力ピン＋フリッ
プフロップの個数）乗の全入力パターンを自動発生し
（ステップ）、その入力パターンをシミュレータにか
けて出力パターンを得る（ステップ）。演算装置14
は、この発生したパターンを用いてパターン図PBを作成
し（ステップ）、修正論理抽出機構17に供給する。修
正論理抽出機構17では、ステップ22で得たパターン図P
A1とパターン図PBとの差分を抽出し（700、ステップ
）、修正部分のバックアノテーションPA2を得ること
ができる。
プ）、論理合成後のゲートレベル回路図400に論理500
1,5002を書き込む等の修正（600）を行っている。この
修正結果は、パターン記述機構12の（入力ピン＋フリッ
プフロップの個数）乗の全入力パターンを自動発生し
（ステップ）、その入力パターンをシミュレータにか
けて出力パターンを得る（ステップ）。演算装置14
は、この発生したパターンを用いてパターン図PBを作成
し（ステップ）、修正論理抽出機構17に供給する。修
正論理抽出機構17では、ステップ22で得たパターン図P
A1とパターン図PBとの差分を抽出し（700、ステップ
）、修正部分のバックアノテーションPA2を得ること
ができる。
このようにしてパターン図同士の論理差分抽出である
ため、差分の折り込みが容易となる。またパターン図の
特性により、そのパターンをドントケア化することで記
述量が減少し、入出力条件だけで論理を表現し論理合成
や保守が容易となる。
ため、差分の折り込みが容易となる。またパターン図の
特性により、そのパターンをドントケア化することで記
述量が減少し、入出力条件だけで論理を表現し論理合成
や保守が容易となる。
以上説明したように本発明によれば、入力装置から取
り込んだ情報を基にして２値のパターンからなる第１の
パターン図を表現し、論理合成後の低レベルで修正、変
更が行われた際には、その低レベルの情報から２値のパ
ターンからなる第２のパターン図を生成して、これらの
パターン図同士の論理差分を抽出して低レベルでの回路
変更情報を上位レベルに戻せる構成とした。このように
パターン図同士の論理差分をとることにしたので、差分
の折り込みが容易となる。しかもパターン図の特性によ
り、そのパターンをドントケア化することで記述量が減
少し、入出力条件だけで論理を表現し論理合成や保守が
容易になるという効果もある。
り込んだ情報を基にして２値のパターンからなる第１の
パターン図を表現し、論理合成後の低レベルで修正、変
更が行われた際には、その低レベルの情報から２値のパ
ターンからなる第２のパターン図を生成して、これらの
パターン図同士の論理差分を抽出して低レベルでの回路
変更情報を上位レベルに戻せる構成とした。このように
パターン図同士の論理差分をとることにしたので、差分
の折り込みが容易となる。しかもパターン図の特性によ
り、そのパターンをドントケア化することで記述量が減
少し、入出力条件だけで論理を表現し論理合成や保守が
容易になるという効果もある。
第１図は本発明の実施例を示すブロック図、第２図は同
実施例の作用を説明するための流れ図、第３図は同実施
例の作用を説明するための図、第４図は従来の方式の説
明図である。 11……入力装置、12……パターン記述機構、 13……出力装置、14……演算装置、 15……データ記憶装置、 16……回路変換機構、 17……修正論理抽出機構。
実施例の作用を説明するための流れ図、第３図は同実施
例の作用を説明するための図、第４図は従来の方式の説
明図である。 11……入力装置、12……パターン記述機構、 13……出力装置、14……演算装置、 15……データ記憶装置、 16……回路変換機構、 17……修正論理抽出機構。
Claims (1)
- 【請求項１】論理をパターン図として記述できるパター
ン記述機構を含む入力装置と、 前記入力装置からの情報を取り込み、回路全体を機能ご
とに分割すると共にこれらの機能単位に入力と出力を２
値のパターンからなる第１のパターン図で表現する第１
の演算装置と、 前記演算装置から入力された機能単位の第１のパターン
図を基にして全体としての回路を論理合成する回路変換
機構と、 論理合成後の低レベルで修正、変更が行われると、その
低レベルの情報から２値のパターンからなる第２のパタ
ーン図を生成する第２の演算装置と、 この第２の演算装置の生成した第２のパターン図と前記
第１のパターン図との差分をパターン図同士の論理差分
として抽出し、修正部分のバックアノテーションを取得
する修正論理抽出機構とを備え、 低レベルでの回路変更情報を上位レベルに戻せる構成と
したことを特徴とする論理設計装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2068702A JP2982207B2 (ja) | 1990-03-19 | 1990-03-19 | 論理設計装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2068702A JP2982207B2 (ja) | 1990-03-19 | 1990-03-19 | 論理設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268174A JPH03268174A (ja) | 1991-11-28 |
| JP2982207B2 true JP2982207B2 (ja) | 1999-11-22 |
Family
ID=13381365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2068702A Expired - Lifetime JP2982207B2 (ja) | 1990-03-19 | 1990-03-19 | 論理設計装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982207B2 (ja) |
-
1990
- 1990-03-19 JP JP2068702A patent/JP2982207B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03268174A (ja) | 1991-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4803636A (en) | Circuit translator | |
| US5644498A (en) | Timing shell generation through netlist reduction | |
| JPS63244270A (ja) | 集積回路の自動設計装置 | |
| US6990641B2 (en) | Integrated circuit design system and method using preprocessor which changes hardware description in accordance with configuration | |
| JP2982207B2 (ja) | 論理設計装置 | |
| JP2968741B2 (ja) | 半導体集積回路装置の配置方法 | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP5229834B2 (ja) | 回路設計方法、回路設計システム及び記録媒体 | |
| Borriello | Synthesis of mixed synchronous/asynchronous control logic | |
| US6035112A (en) | Cell library generating method and apparatus | |
| US6098068A (en) | Inter-module data management methodology for circuit synthesis | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| US7131079B2 (en) | Method of generating protected standard delay format file | |
| JP2638293B2 (ja) | 論理回路のｌｓｉ・マスクレイアウト方法 | |
| JP2574795B2 (ja) | 図面記号抽出方法 | |
| JP2001142921A (ja) | 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体 | |
| JP4446265B2 (ja) | シーケンシャル・エレメントの統括的推論のためのシステム | |
| JP3709626B2 (ja) | 回路検証装置 | |
| Poon et al. | Computer aids for high performance CMOS custom design | |
| JP2021015564A (ja) | 論理モデル作成プログラム | |
| Zhang | A VLSI implementable thinning algorithm | |
| JPH07319925A (ja) | 論理回路の生成方法 | |
| Shirsalkar | Radix r parallel multiplier | |
| JP2000339359A (ja) | 論理シミュレーション方法及び装置 | |
| JPH08329126A (ja) | 回路自動合成システム構築装置 |