JP2000099563A - テストデータ生成装置 - Google Patents

Abstract

(57)【要約】 【課題】 活性化率の高いテストデータを生成する。 【解決手段】 処理内容指示部２は、機能記述ファイル
１の指定や、実行等を指示する。入力ファイル読み込み
部３は、機能記述ファイル１を読み込み、コンポーネン
トデータベース４に情報を格納する。パターン生成部５
はコンポーネントデータベース４に格納された機能記述
に関する情報を元に、テストデータ生成に必要な入出力
信号の関係等の情報を生成する。テストデータ生成部６
はパターン生成部５で生成された情報等を元に、シミュ
レータへ入力できる形式のテストデータを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、大規模集積回路等
の論理回路を製作するための機能設計記述のソースプロ
グラムコードをシミュレータへ入力してソースプログラ
ムコードを検証するのに好適なテストデータを生成する
テストデータ生成装置に関する。

【０００２】

【従来の技術】論理回路であるハードウェアの大規模集
積回路（以下「ＬＳＩ」と称する）は、一般に、ハード
ウェア設計言語等で書かれた機能設計記述のソースプロ
グラムコードをＣＡＤ装置へ入力させてＣＡＤ装置によ
って得られたデータに基づいて作成されている。このＣ
ＡＤ装置へ入力するためのソースプログラムコードは設
計者によって作成されるが、ソースプログラムが設計者
の意図する論理演算結果が得られるものか否かを検証す
る必要がある。このために実際にＣＡＤ装置へ入力させ
る前にソースプログラムコードによって作成されたテス
トデータをシミュレータへ入力させて検証を得ている。

【０００３】図３３は、上記する各関係を表す簡単な例
であって、図において、まず、設計者がハードウェア設
計言語等を用いたソースプログラムコード１００を作成
する。次に、ソースプログラムコード１００から最終的
に設計者の意図する論理回路となっているかを検証する
ために設計者によってソースプログラムコード１００か
らテストデータ１０１を人為的に作成する。テストデー
タ１０１が作成されるとコンピュータで構成されるシミ
ュレーた１０２へ入力してシミュレーションが行われ
る。

【０００４】シミュレータ１０２によるシミュレーショ
ンが終了して検証結果１０３が得られると検証結果１０
３からソースプログラムコード１００の修正がされ、再
度、修正されたテストデータ１０１が設計者によって作
成され、上記処理が繰り返し行われる。

【０００５】設計者が検証結果１０３から意図するソー
スプログラムコード１００となった確証を得ると、実際
にＣＡＤ装置１０４へソースプログラムコード１００を
入力させて得られたＣＡＤデータに基づいてＬＳＩ１０
５のデータが作成される。

【０００６】例えば、図３４は、極めて簡単な論理回路
１０５Ａのソースプログラムコードであって、図３５
は、対応するテストデータ１０１Ａの例である。

【０００７】図３４において、論理回路１０５Ａは、入
力側にＡ〔１〕とＡ

〔０〕の入力端があり、出力側にＯ
〔１〕とＯ

〔０〕の出力端があることを示しており、入
力側のＡ〔１〕とＡ

〔０〕に対応して「１」と「１」が
入力すれば、出力側のＯ〔１〕とＯ

〔０〕に対応して
「０」と「１」が演算出力され、その他の場合は、「×
×」、つまり、どのような値をとってもよいことを表し
ている。

【０００８】図３５は、図３４に対応するテストデータ
１０１Ａであって、入力側のＡ〔１〕とＡ

〔０〕の入力
端が「１」と「１」の場合に出力側の出力端のＯ〔１〕
とＯ

〔０〕に対して「０」と「１」が演算出力される一
方、Ａ〔１〕とＡ

〔０〕が「１」と「０」，「０」と
「１」と「０」，「０」との各場合、Ｏ〔１〕とＯ

〔０〕は「×」と「×」とされている。

【０００９】このようにに、一般に、ＬＳＩを開発する
際には、“活性化検証" と称されるシミュレーションを
実施する。ここで、活性化検証とは、ＬＳＩ設計データ
のシミュレーションを実施した結果、ＬＳＩ設計データ
の”全領域" のうち、シミュレータで実行された領域が
どの程度存在するかを確認する検証であり、論理回路図
による開発の際には回路図中の全配線に占める、シミュ
レーションで一度でも信号変化の生じた配線の占める割
合である。ハードウェア設計言語等を用いた機能設計で
の開発の際には、ハードウェア設計言語等で書かれた機
能設計記述の全ソースプログラムコード行に占める、シ
ミュレータで一度でも使用されたソースプログラムコー
ド行の占める割合で、評価がされている。

【００１０】最高値は活性化率１００％つまり機能設計
の場合では、全ソースプログラムコード行がシミュレー
ションで一度でも使用されている状態であり、ＬＳＩ開
発で求められる値である。この活性化率が低いときは、
設計データ中でシミュレーションされていない領域が多
く、パグ等の問題を内包している可能性が高いというこ
とにもなる。

【００１１】

【発明が解決しようとする課題】ところで、活性化検証
を実施するためのテストデータは、ソースプログラムコ
ードをシミュレータでシミュレーションするためのテス
トデータであり、設計者が手作業で作成しているのが現
状である。昨今のＬＳＩの大規模化や、俗に”ＩＰ”(I
ntellectual Property) と呼称される、設計者以外の者
が作成した設計記述の再利用が進むにつれて、設計者は
必要な機能の検証を行えるテストデータの作成を優先せ
ざるを得ず、設計者自らが、活性化率１００％を得られ
る（或いは高い活性化率を得られる）テストデータを作
成するために長時間の労力を要するという問題があっ
た。また、労力を要しても、活性化を高めることは、容
易でなかった。

【００１２】そこで、本発明は人手を要することが全く
なく、かつ、正確で漏れのないテストデータである。い
わゆる活性化率の高いテストデータを生成するテストデ
ータ生成装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１の発明は、大規
模集積回路等の論理演算回路を製作するためのハードウ
ェア設計言語等で書かれた機能設計記述のソースプログ
ラムコードをシミュレータへ入力して当該ソースプログ
ラムコードを検証する際に用いるテストデータを作成す
るテストデータ生成装置であって、テストデータを得る
ための機能設計記述を格納した機能記述ファイルを指定
する処理内容指定手段と、この処理内容指定手段により
指定された機能設計記述を読み込みデータベースへ格納
する入力ファイル読み込み手段と、データベースへ格納
された機能設計記述に基づいて、テストデータを生成す
るために必要な入出力信号関係を含む情報を生成するパ
ターン生成手段と、このパターン生成手段により生成さ
れた情報に基づいてシミュレータへ入力可能な形式のテ
ストデータファイルを生成するテストデータ生成手段と
を具備するようにしたものである。この手段によれば、
作業者がファイルを指定するのみでソースプログラムコ
ードからシミュレータへ入力可能なテストデータが自動
生成されるので、テストデータを作成する手間を不要と
することができる。しかも、作業者が介在しないので、
極めて正確な漏れのない、いわゆる活性化率の高い所望
のテストデータが得られる。

【００１４】請求項２の発明は、大規模集積回路等の論
理演算回路を製作するためのハードウェア設計言語等で
書かれた機能設計記述のソースプログラムコードをシミ
ュレータへ入力して当該ソースプログラムコードを検証
する際に用いるテストデータを作成するテストデータ生
成装置であって、テストデータを得るための機能設計記
述を格納した機能記述ファイルを指定する一方、テスト
データの出力形式に関する情報を格納した出力形式情報
格納領域を指定する処理内容指定手段と、この処理内容
指定手段により指定された機能設計記述を読み込みデー
タベースへ格納する入力ファイル読み込み手段と、デー
タベースへ格納された機能設計記述に基づいて、テスト
データを生成するために必要な入出力信号関係を含む情
報を生成するパターン生成手段と、このパターン生成手
段により生成された情報と出力形式情報格納領域の出力
形式に基づいて、シミュレータへ入力可能な形式のテス
トデータファイルを生成するテストデータ生成手段とを
具備するようにしたものである。この手段によれば、請
求項１の発明の効果に加えテストデータの出力形式に関
する情報を格納する出力形式情報格納領域を選択して指
定可能としたので、得られるテストデータの出力形式が
ソースプログラムコードに応じた所望のものとすること
ができる。

【００１５】請求項３の発明は、大規模集積回路等の論
理演算回路を製作するためのハードウェア設計言語等で
書かれた機能設計記述のソースプログラムコードをシミ
ュレータへ入力して当該ソースプログラムコードを検証
する際に用いるテストデータを作成するテストデータ生
成装置であって、テストデータを得るための機能設計記
述を格納した機能記述ファイルを指定する一方、冗長部
分に関する取り扱い情報を格納する冗長処理情報格納領
域を指定する処理内容指定手段と、この処理内容指定手
段により指定された機能設計記述を読み込みデータベー
スへ格納する入力ファイル読み込み手段と、データベー
スへ格納された機能設計記述に基づいて、テストデータ
を生成するために必要な入出力信号関係を含む情報を生
成するパターン生成手段と、このパターン生成手段によ
り生成された情報と冗長処理情報格納領域の冗長部分に
関する取り扱い情報とに基づいてシミュレータへ入力可
能な形式のテストデータファイルを生成するテストデー
タ生成手段を具備するようにしたものである。この手段
によれば、作業者が冗長部分に関する情報の削除を指定
できるので、不要な部分の処理を省略でき、テストデー
タを効率、かつ、的確に生成することができる。

【００１６】請求項４の発明は、大規模集積回路等の論
理演算回路を製作するためのハードウェア設計言語等で
書かれた機能設計記述のソースプログラムコードをシミ
ュレータへ入力して当該ソースプログラムコードを検証
する際に用いるテストデータを作成するテストデータ生
成装置であって、テストデータを得るための機能設計記
述を格納した機能記述ファイルを複数指定する処理内容
指定手段と、この処理内容指定手段により指定された複
数の機能設計記述ファイルを読み込みデータベースへ格
納する入力ファイル読み込み手段と、データベースに格
納された複数の機能設計記述に関する階層間関係及び入
出力順関係を解析する関係解析手段と、この関係解析手
段によって解析された各階層とデータベースへ格納され
た機能設計記述に基づいて、テストデータを生成するた
めに必要な階層関係と複数の入出力信号関係を含む情報
を生成するパターン生成手段と、このパターン生成手段
によって生成された階層関係と複数の入出力関係を含む
情報について階層全体を加味した一つの入出力信号関係
を含む情報に統合するパターン統合手段と、このパター
ン統合手段により統合され生成された情報に基づいてシ
ミュレータへ入力可能な形式のテストデータファイルを
生成するテストデータ生成手段とを具備するようにした
ものである。この手段によれば、複数の機能設計記述を
指定すると階層間関係と入出力順関係が解析され、さら
に、パターンが統合されてテストデータが生成されるの
で、高密度の複雑な大規模集積回路のソースプログラム
から正確、かつ、漏れのない、いわゆる高活性化率のテ
ストデータを生成することができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１８】図１は、本発明の第１実施の形態を示すテ
ストデータ生成装置の構成ブロック図である。

【００１９】同図において、テストデータ生成装置は、
設計者が作成したＬＳＩ機能設計記述を格納した機能記
述ファイル１と、設計者がテストデータ生成対象とする
機能記述ファイル１の指定や、テストデータ生成の実行
等を指示する処理内容指示部２と、設計者が指定した機
能記述ファイル１を読み込み、後述するコンポーネント
データベース４に情報を格納する入力ファイル読み込み
部３と、コンポーネントデータベース４から読み込まれ
た機能記述ファイル１の内容や、後の処理で生成される
各種情報を格納する前述したコンポーネントデータベー
ス４と、コンポーネントデータベース４に格納された機
能記述に関する情報を元に、テストデータ生成に必要な
入出力信号の関係等の情報を生成するパターン生成部５
と、パターン生成部５で生成された情報等を元に、シミ
ュレータへ入力できる形式のテストデータを生成するテ
ストデータ生成部６と、機能記述ファイル１のシミュレ
ーションを行うシミュレータへ入力できるテストデータ
ファイル７とから構成されている。

【００２０】図２は、処理内容指示部２の内部構成を示
すブロック図である。

【００２１】同図において、処理内容指示部２は、処理
対象とする機能記述ファイル１を選択する処理対象ファ
イル指定画面２ａと、テストデータ生成の実行を指示す
るテストデータ生成実行ボタン２ｂとから成っている。

【００２２】図３は、コンポーネントデータベース４の
内部構成ブロック図である。

【００２３】同図において、コンポーネントデータベー
ス４は、後述するコンポーネント４ａを格納している。
また、コンポーネント４ａは、図２に示す処理対象ファ
イル指定画面２ａで指定された機能記述ファイル１に記
載された機能設計記述を格納している機能記述領域４ｂ
と機能記述領域４ｂに格納された機能設計記述に関する
情報を元に生成されるテストデータ生成に必要な入出力
信号の関係等を格納するパターンテーブル領域４ｃから
なっている。

【００２４】図４は、パターンテーブル領域４ｃの内部
構成を示す図である。

【００２５】同図において、パターンテーブル領域４ｃ
は、パターン行４ｃ１と冗長ＩＤ一覧領域４ｃ２とから
なる。ここで、パターン行４ｃ１は対応する機能記述領
域４ｂに格納された機能設計記述について取りうる入力
値と期待される出力値の対応を格納する。また、冗長Ｉ
Ｄ一覧領域４ｃ２は、パターン行４ｃ１と、或る出力値
を得るために取りうる複数の入力値を考慮した際に付加
する、冗長なパターン行４ｃ１であることを示す冗長Ｉ
Ｄの一覧を格納する。

【００２６】すなわち、パターン行４ｃ１は、図４に示
すように、当該パターンテーブル領域４ｃに対応する機
能記述領域４ｂに格納された機能設計記述について取り
うる入力値の一つの可能性である入力値情報４ｃ１ａ
と、入力値情報４ｃ１ａに格納された入力値を格納し、
当該パターンテーブル領域４ｃに対応する機能記述領域
４ｂに格納された機能設計記述に入力した際に期待され
る出力値である出力期待値情報４ｃ１ｂと、或る出力値
を得るために取りうる複数の入力値を考慮した際に付加
する冗長なパターン行４ｃ１であることを示す冗長ＩＤ
情報４ｃ１ｃとから構成される。

【００２７】例えば、図４に示すように、４行存在する
パターン行４ｃ１については、最後の１行のパターン行
４ｃ１は、冗長ＩＤ情報４ｃ１ｃが記載されていないた
め、当該パターン行４ｃ１にある入力値情報４ｃ１ａと
出力期待値情報４ｃ１ｂが、当該パターンテーブル領域
４ｃに対応する機能記述領域４ｂに格納された機能設計
記述を検証する上で必須であることを示している。ま
た、他の３行は、当該パターンテーブル領域４ｃに対応
する機能記述領域４ｂに格納された機能設計記述を検征
する上では、いずれか一つのパターン行にある入力値情
報４ｃ１ａと出力期待値情報４ｃ１ｂがあれば十分であ
る。これを示すために、冗長ＩＤ情報４ｃ１ｃとして同
一のＩＤ番号が付加されており、付加されたＩＤ番号が
冗長ＩＤ一覧領域４ｃ２に格納されている。

【００２８】図５は、テストデータ生成部６の内部構成
を示すブロック図である。

【００２９】同図において、テストデータ生成部６は、
生成するテストデータの形式、フォーマット等に関する
情報を格納したデータ形式情報データベース６ａと、デ
ータ形式情報データベース６ａに格納された情報と、コ
ンポーネントデータベース４内の情報からテストデータ
ファイル７を生成するテストデータ変換部６ｂから成
る。

【００３０】次に、上記した図４及び図５のテストデー
タ生成装置におけるテストデータ生成の実行手段につい
て、図６乃至図１１を参照して説明する。

【００３１】テストデータ生成装置は、図６に示す流れ
図に従った全体処理を行う。まず、設計者によって、処
理内容指示部２から、テストデータ生成の実行対象の機
能設計記述を格納した機能記述ファイル１の指定がされ
て、テストデータ実行が指示される（Ｐ１）。テストデ
ータ生成装置では、この指示を受け指定された機能記述
ファイル１を読み込み、コンポーネントデータベース４
に各種情報を格納していく（Ｐ２）。その後、テストデ
ータ生成装置は、コンポーネントデータベース４に格納
されたコンポーネント４ａの情報を元に、当該コンポー
ネント４ａのパターンテーブル領域４ｃに格納すべき情
報を生成・格納する（Ｐ３）。その後、テストデータ生
成装置は、コンポーネントデータベース４に格納された
情報を元に、当該の機能設計記述のシミュレーションを
行えるテストデータをテストデータファイル７に書き出
す（Ｐ４）処理を行って、一連の処理を終了する。

【００３２】次に、図６に示した全体処理の内、機能記
述ファイル１を指定して、テストデータ実行を指示する
際には、処理内部指示部２は、具体的に図７に示す流れ
図に従った処理を行う。

【００３３】まず、設計者は、テストデータ生成を実行
したい対象の機能設計記述を格納した機能記述ファイル
１を、図２に示す処理対象ファイル指定画面２ａから一
つ選択する（Ｑ１）。この後、設計者は、指定した機能
記述ファイル１に、格納された機能設計記述に対するテ
ストデータ実行をテストデータ生成実行ボタン２ｂを押
す（Ｑ２）。

【００３４】また、図６に示した全体処理の内、設計者
によって指定された機能記述ファイル１を読み込み、コ
ンポーネントデータベース４に各種情報を格納していく
際には、入力ファイル読み込み部３は、図８に示す流れ
図に従った処理を行う。

【００３５】まず、入力ファイル読み込み部３が、図３
に示すコンポーネントデータベース４内にコンポーネン
ト４ａを一つ新規作成する（Ｒ１）。この時点では、作
成されたコンポーネント４ａ内の機能記述領域４ｂとパ
ターンテーブル領域４ｃには、何の情報も記載されてい
ない。その後、入力ファイル読み込み部３が、Ｐ１の処
理に於いて指定された機能記述ファイル１を読み込み、
記載されている機能設計記述を、Ｒ１の処理で作成した
コンポーネント４ａ内の機能記述領域４ｂに格納する
（Ｒ２）。

【００３６】また、図６に示した全体処理の内、コンポ
ーネントデータベース４に格納されたコンポーネント４
ａの情報を元に、当該コンポーネント４ａのパターンテ
ーブル領域４ｃに格納すべき情報を生成・格納する際に
は、パターン生成部５は、図９に示す流れ図に従った処
理を行う。

【００３７】まず、パターン生成部５は、Ｐ３の処理に
於いて作成されたコンポーネント４ａ内の機能記述領域
４ｂに格納された機能設計記述を読み込み、図４に示す
当該記述から考えられる" 入力値と出力期待値" の組み
合わせを解析・抽出する（Ｓ１）。ここで得られる" 入
力値と出力期待値" の組み合わせは、当該記述全体を網
羅する形となる。その後、パターン生成部５は、Ｓ１の
処理の結果得られた"入力値と出力期待値" の組み合わ
せを、一つずつ、当該コンポーネント４ａ内のパターン
テーブル領域４ｃのパターン行４ｃ１として書き込んで
いくが、この時、書き込む" 入力値と出力期待値" の組
み合わせについて、当該出力期待値を実現する複数の入
力値の組み合わせの展開ができるか否かを確認する（Ｓ
２）。

【００３８】Ｓ２の処理に於いて、展開可能と判断され
た場合は、パターン生成部５は、当該コンポーネント４
ａ内でユニークとなる冗長ＩＤ番号を決定し（Ｓ３）、
展開できる入力値の組み合わせと出力期待値を一つず
つ、Ｓ３の処理に於いて決定されたＩＤ番号と共に、パ
ターン行４ｃ１に記載する（Ｓ４）。その後、Ｓ３の処
理において決定された冗長ＩＤ番号を、当該パターンテ
ーブル領域４ｃ内の冗長ＩＤ一覧領域４ｃ２に追加して
（Ｓ５）、一連の処理を終了する。

【００３９】なお、Ｓ２の処理において、展開不可能と
判断された場合は、パターン生成部５は、入力値の組み
合わせと出力期待値をパターン行４ｃ１に記載して（Ｓ
６）、一連の処理を終了する。この場合、当該パターン
行４ｃ１の、冗長ＩＤ情報４ｃ１ｃには記載されない。

【００４０】図１０は、上記図６乃至図９に示す流れ図
による処理の一例を示すものである。

【００４１】図１０において、図６に示すＰ３の処理に
おいて作成されたコンポーネント４ａ内の機能記述領域
４ｂには、機能記述抄ａ１と機能記述抄ａ２とから成る
機能設計記述が格納されている。この機能設計記述は、
この図９に示す流れ図による処理の開始前には、機能記
述抄ａ１と機能記述抄ａ２とのように分離した形で格納
されていないか図９に示す、Ｓ１の処理により、当該記
述から考えられる" 入力値と出力期待値" の組み合わせ
として解析・抽出される。

【００４２】機能記述抄ａ１と機能記述抄ａ２は、それ
ぞれＳ２の処理にかけられる。この時機能記述抄ａ１に
ついては、入力値の組み合わせの展開が不可能なので、
Ｓ６の処理により、パターン行ｂ４の形でパターンテー
ブル領域４ｃに格納される。また、機能記述抄ａ２につ
いては、入力値の組み合わせの展開が可能（００，０
１，１０の可能性が考えられる) なので、Ｓ３からＳ４
の処理により、パターン行ｂ１からパターン行ｂ３の形
でパターンテーブル領域４ｃに格納される。この処理に
より、パターンテーブル領域４ｃに設けられるパターン
行４ｃ１は、設計者がテストデータ生成を希望する機能
設計記述のコード行を網羅する形で生成される。

【００４３】また、図６に示した全体処理の内、コンポ
ーネントデータベース４に格納された情報を元に、当該
の機能設計記述のシミュレーションを行えるテストデー
タをテストデータファイル７に書き出す際には、テスト
データ生成部６は、図１１に示す流れ図に従った処理を
行う。

【００４４】まず、テストデータ変換部６ｂが、コンポ
ーネントデータベース４に格納されたコンポーネント４
ａ内のパターンテーブル領域４ｃから、複数のパターン
行４ｃ１の情報を読み出す（Ｔ１）。その後、テストデ
ータ変換部６ｂは、データ形式情報データベース６ａに
格納されたテストデータのフォーマット等の情報を考慮
しながら、読み出したパターン行４ｃ１の入出力値情報
をテストデータの形式に変換し、テストデータファイル
７を生成していく（Ｔ２）。この時、パターン行４ｃ１
として列挙されている入出力値は、すべてテストデータ
に反映される。

【００４５】パターンテーブル領域４ｃに設けられるパ
ターン行４ｃ１は、設計者がテストデータ生成を希望す
る機能設計記述のコード行を網羅する形で生成されるた
め、図６で示した処理により、設計者がテストデータ生
成を希望する機能設計記述のコード行を網羅した、いわ
ゆる高活性化率を得られるテストデータが生成される。

【００４６】図１２は、本発明の第２実施の形態を示す
テストデータ生成装置のブロック図である。

【００４７】同図において、第１実施の形態を示す図１
と異なる主な点は、出力形式情報格納領域８を追設した
ことであり、出力形式情報格納領域８は、後述するよう
に処理内容指示部２で選択された、テストデータの出力
形式の情報を格納する領域である。

【００４８】図１３は、図１に示す処理内容指示部２の
他の内部構成を示すブロック図であり、処理内容指示部
２は、設計者が、生成するテストデータの出力形式を指
定することを可能とする出力形式指定画面２ｃをも有し
ている。

【００４９】図１４は、図１に示すテストデータ生成部
６の他の内部構成を示すブロック図である。

【００５０】同図において、テストデータ生成部６は、
図１３に示す出力形式指定画面２ｃ上で設計者が選択で
きるテストデータの出力形式に対応する形で、複数のデ
ータ形式情報データベース６ａを有する。そして、テス
トデータ生成部６はデータ形式情報データベース６ａか
ら出力形式情報格納領域８に格納された情報を元に使用
するデータベースを選択し、テストデータ変換部６ｂに
よって変換されるデータ形式情報データベース６ａを指
示するテストデータ形式選択部６ｃを有している。

【００５１】次に、図１３に示す処理内容指示部２は、
設計者が、テストデータ生成を実行したい対象の機能設
計記述を格納した機能記述ファイル１を指定して、テス
トデータの実行を指示する際には、図１５に示す流れ図
に従った処理を行う。

【００５２】なお、図１５では、図７に示す処理手順と
同一処理の部分については、同一番号が付してある。

【００５３】まず、Ｑ１の処理の後、設計者は出力形式
指定画面２ｃから、生成するテストデータの形式を選択
する（Ｑ３）。その後、Ｑ２の処理が実施されると、処
理内容指示部２は、Ｑ３の処理において指定されたテス
トデータの出力形式に関する情報を出力形式情報格納領
域８に格納する（Ｑ４）。

【００５４】また、図１４に示すテストデータ生成部６
は、コンポーネントデータベース４に格納された情報を
元に、当該機能設計記述のシミュレーションを行えるテ
ストデータをテストデータファイル７に書き出す際に
は、図１６に示す流れ図に従った処理を行う。なお、図
１６では、図１１に示す処理手順と同一処理の部分につ
いては、同一番号が付してある。

【００５５】まず、Ｔ１の処理の後、テストデータ形式
選択部６ｃは、出力形式情報格納領域８に格納された情
報を読み出し、これに従って、テストデータの生成で使
用すべき、出力形式に関する情報を格納したデータ形式
情報データベース６ａを選択し、テストデータ変換部６
ｂに伝える（Ｔ３）。この後、Ｔ２の処理が実施され
る。

【００５６】図１７は、本発明の第３実施の形態を示す
テストデータ生成装置のブロック図である。

【００５７】図１７において、第１実施の形態を示す図
１と異なる主な点は、冗長処理情報格納領域９を備えた
点であって、冗長処理情報格納領域９は、後述するよう
に処理内容指示部２で選択されたテストデータ生成時に
おける冗長なパターン行４ｃ１に対する処理に関する情
報を格納する領域である。

【００５８】図１８は、図２に示す処理内容指示部２の
他の内部構成を示すブロック図である。

【００５９】図１８において、処理内容指示部２は、設
計者が、テストデータ生成時における冗長なパターン行
４ｃ１に対する処理を指定することができる冗長情報省
略指示ボタン２ｄをも有している。

【００６０】図１９は、図５に示すテストデータ生成部
６の他の内部構成を示すブロック図である。

【００６１】図１９において、テストデータ生成部６
は、冗長情報省略指示ボタン２ｄで設計者が指示したテ
ストデータ生成時における冗長なパターン行４ｃ１に対
する処理に対応するテストデータ省略部６ｄを持つ。

【００６２】次に、図１８に示す処理内容指示部２は、
設計者がテストデータ生成を実行したい対象の機能設計
記述を格納した機能記述ファイル１を指定して、テスト
データ実行を指示する際に、図２０に示す流れ図に従っ
た処理を行う。なお、図２０では、図７に示す処理手順
と同一処理の部分については、同一番号が付してある。

【００６３】まず、Ｑ１の処理の後、設計者は、" テス
トデータ生成時において、冗長なパターン行４ｃ１に対
する処理を選択する（Ｑ５）。冗長なパターン行４ｃ１
を省略したい場合は、冗長情報省略指示ボタン２ｄを押
す。冗長なパターン行４ｃ１を維持したい場合は特に何
もしない。その後、Ｑ２の処理が実施されると、処理内
容指示部２は、冗長なパターン行４ｃ１に対する処理
を、冗長処理情報格納領域９に格納する（Ｑ６）。

【００６４】ここで、Ｑ５の処理において、冗長情報省
略指示ボタン２ｄが押された場合は、冗長処理情報格納
領域９には" 冗長なパターン行４ｃ１の省略”という情
報が記載される。一方、Ｑ５の処理において、冗長情報
省略指示ボタン２ｄが押されていない場合は、冗長処理
情報格納領域９には" 冗長なパターン行４ｃ１の維持"
という情報が記載される。

【００６５】また、図１９に示すテストデータ生成部６
は、コンポーネントデータベース４に格納された情報を
元に、当該の機能設計記述のシミュレーションを行える
テストデータをテストデータファイル７に書き出す際
に、図２１に示す流れ図に従った処理を行う。なお、図
２１では、図６に示す処理手順と同一処理の部分につい
ては、同一番号が付してある。

【００６６】まず、図６に示す第２実施の形態と同様の
処理がされ、その後に、テストデータ省略部６ｄが、冗
長処理情報格納領域９に格納された情報を得る（Ｔ
４）。その後、テストデータ省略部６ｄは、コンポーネ
ントデータベース４に格納されたコンポーネント４ａ内
のパターンテーブル領域４ｃから、複数のパターン行４
ｃ１の情報を読み出し、テストデータ変換部６ｂに渡
す。この時冗長処理情報格納領域９から得られた情報
が" 冗長なパターン行４ｃ１の省略" か" 冗長なパター
ン行４ｃ１の維持" かを確認する（Ｔ５）。

【００６７】すなわち、この確認処理で" 冗長なパター
ン行４ｃ１の省略" である場合は、テストデータ変換部
６ｂに渡す各パターン行４ｃ１について、冗長ＩＤ情報
４ｃ１ｃの有無を確認する（Ｔ６）。冗長ＩＤ情報４ｃ
１ｃがあれば、冗長ＩＤ一覧領域４ｃ２に記載されてい
るＩＤか否かを確認する（Ｔ７）。記載されていれば、
当該パターン行４ｃ１はテストデータ省略部６ｄに渡さ
れ、冗長ＩＤ情報４ｃ１ｃから当該ＩＤが削除される
（Ｔ８）。記載されていなければ、当該パターン行４ｃ
１はテストデータ変換部６ｂに渡されない。

【００６８】なお、Ｔ６の処理において、冗長ＩＤ情報
４ｃ１ｃに記載されていなければ、当該パターン行４ｃ
１はテストデータ変換部６ｂに渡される（Ｔ９）。ま
た、Ｔ５の処理において、" 冗長なパターン行４ｃ１の
維持" である場合は、前述のＴ９の処理を行う。

【００６９】続いて、Ｔ７からＴ９の処理が終了した
後、未処理のパターン行４ｃ１があるか否かが確認され
る（Ｔ１０）。この場合、未処理のパターン行４ｃ１が
あれば、当該パターン行に対するＴ５の処理に戻る。未
処理のパターン行４ｃ１がない場合は、テストデータ変
換部６ｂが、渡されたパターン行４ｃ１と、その他のパ
ターンテーブル領域４ｃにある情報から、テストデータ
のフオーマット等の情報を考慮しながら、渡されたパタ
ーン行４ｃ１の入出力値情報をテストデータの形式に変
換し、テストデータファイル７を生成していく（Ｔ１
１）。

【００７０】図２２は、本発明の第４実施の形態を示す
テストデータ生成装置のブロック図である。

【００７１】図２２に示すテストデータ生成装置は、第
１実施の形態を示す図１のテストデータ生成装置に対し
て、複数のコンポーネント４ａ間の後述する関係を解析
し、コンポーネントデータベース４を操作するコンポー
ネント関係解析部１０と複数のコンポーネント４ａのパ
ターンテーブル領域４ｃに格納された情報等を統合して
いくパターン統合部１１とパターン統合部１１での処理
において、エラーが生じた際にエラー内容が書き出され
るエラー情報ファイル１２とを追加して設けている。

【００７２】図２３は、本発明の第４実施の形態を示す
ＬＳＩ１０５Ｂの構造説明図であって、ＬＳＩ１０５Ｂ
は、大別して論理回路Ｌ１と論理回路Ｌ２からなってい
る。さらに、論理回路Ｌ２は、論理回路Ｌ３と論理回路
Ｌ４からなって論理回路Ｌ１と論理回路Ｌ２とは、接続
されている。ここで、入力側〔ｉｎ〕をｔｏｐ（上位階
層），出力側〔ｏｕｔ〕をｂｏｔｔｏｍ（下位階層）と
して、入力側にはＡ

〔０〕からＡ〔ｎ〕の入力端があ
り、出力側にはＯ

〔０〕からＯ〔ｎ〕の出力端がある構
造となっている。

【００７３】すなわち、上下の階層で示す図２４のよう
に、ｔｏｐ（上位階層）に対して論理回路Ｌ１と論理回
路Ｌ２とが位置し、論理回路Ｌ２のｂｏｔｔｏｍ（下位
階層）側に論理回路Ｌ３と論理回路Ｌ４が位置し、図示
左側がｉｎ（入力側）で右側がｏｕｔ（出力側）で表さ
れる。

【００７４】図２５は、図３に示すコンポーネントデー
タベース４の他の内部構成を示すブロック図である。

【００７５】同図に示すように、コンポーネントデータ
ベース４は、複数のコンポーネント４ａからなってい
る。コンポーネントＩＤ領域４ｄは、各コンポーネント
４ａをコンポーネントデータベース４内で一意に識別で
きるように付加されたＩＤ番号を格納する。下位階層Ｉ
Ｄ領域４ｅは、当該コンポーネント４ａ中の機能記述領
域４ｂに格納された機能設計記述の階層が下位階層とし
て他の機能設計記述を使用している際に、当該の下位階
層機能設計記述を機能記述領域４ｂに格納しているコン
ポーネント４ａに付加されたＩＤ番号を格納する。な
お、下位階層ＩＤ領域４ｅは、一般に、各コンポーネン
ト４ａにつき０以上の個数になる。

【００７６】次に、設計者が、テストデータ生成を実行
したい対象の機能設計記述を格納した機能記述ファイル
１を指定して、テストデータ実行を指示する際には、処
理内容指示部２は、図２６に示す流れ図に従った処理を
行う。なお、図２６では、図７に示す処理手順と同一処
理の部分については、同一番号が付してある。

【００７７】まず、Ｑ１の処理の後、設計者はテストデ
ータ生成を実行したい対象の機能設計記述を格納した他
の機能記述ファイル１を指定するか否かを選択すること
ができる（Ｑ７）。他の機能記述ファイル１を指定する
場合は、Ｑ１の処理に戻り、他の機能記述ファイル１を
指定しない場合は、Ｑ２の処理に進む。

【００７８】次に、入力ファイル読み込み部３及びコン
ポーネント関係解析部１０は、図２７に示す流れ図に従
った処理を行う。なお、図２７では、図８に示す処理手
順と同一処理の部分については、同一番号が付してあ
る。

【００７９】まず、入力ファイル読み込み部３は、指定
された機能記述ファイル１について、コンポーネントデ
ータベース４への格納が終了していないものの有無を確
認する（Ｒ３）。コンポーネントデータベース４への格
納が終了していない機能記述ファイル１が存在する場合
は、当該機能記述ファイル１に対してＲ１からＲ２の処
理が実施され、その後にＲ３の処理に戻る。コンポーネ
ントデータベース４への格納が終了していない機能記述
ファイル１が存在しない場合は、以下の処理に移行す
る。

【００８０】コンポーネント関係解析部１０は、コンポ
ーネントデータベース４に格納された各コンポーネント
の機能記述領域４ｂにある機能設計記述を読み込み、上
下階層間関係と入出力順関係の解析を行う（Ｒ４）。

【００８１】その後にコンポーネント関係解析部１０
は、解析した階層間関係に従って、コンポーネントデー
タベース４内のコンポーネント４ａを下位階層に位置す
るものから順に並べ変えを実施する（Ｒ５）。

【００８２】その後、コンポーネント関係解析部１０
は、解析した階層間関係に従って、下位階層を持つ階層
の機能設計記述を機能記述領域４ｂにもつコンポーネン
ト４ａに対して、当該階層の直下の下位階層に位置づけ
られる機能設計記述を機能記述領域４ｂにもつコンポー
ネント４ａのコンポーネントＩＤ領域４ｄに格納された
ＩＤ番号を、下位階層ＩＤ領域４ｅに格納していく（Ｒ
６）。この時、下位階層ＩＤ領域４ｅは、ＩＤ番号を一
つ格納する必要が生じる都度一つずつ新規に作成され、
ＩＤ番号の順序が、解析した入出力順関係に従って、当
該階層の出力端に近い順になるように作成されていく。

【００８３】当該階層の下位階層に関するＲ６の処理が
終了すると、コンポーネント関係解析部１０は、Ｒ６の
処理が終了していないコンポーネント４ａがあるか否か
を確認する（Ｒ７）。Ｒ６の処理が終了していないコン
ポーネント４ａがある場合は、当該コンポーネント４ａ
に関するＲ６の処理に移行する。Ｒ６の処理が終了して
いないコンポーネント４ａがない場合は、一連の処理を
終了する。

【００８４】次に、テストデータ生成装置はパターン生
成部５の処理を含めて次の、図２８乃至図３１に示す流
れ図に従った処理を行う。なお、図２８乃至図３１で
は、図９に示す処理手順と同一処理の部分については、
同一番号が付してある。

【００８５】まず、図２８に示すようにパターン生成部
５は、コンポーネントデータベース４から、パターンテ
ーブル領域４ｃが" 空" のままであるコンポーネント４
ａを一つ取り出す（Ｓ７）。その後、当該コンポーネン
ト４ａに対して、Ｓ１からＳ６迄の処理が行われる。

【００８６】Ｓ６の処理の後、パターン生成部５は、図
９に示すと同様のパターンテーブル領域４ｃが" 空" の
ままであるコンポーネント４ａの有無を確認する（Ｓ
８）。パターンテーブル領域４ｃが" 空" のままである
コンポーネント４ａがある場合は、当該コンポーネント
に対するＳ７の処理に戻る。パターンテーブル領域４ｃ
が" 空" のままであるコンポーネント４ａがない場合
は、次の処理に移行する。

【００８７】次に、パターン統合部１１は、図２９に示
すように、コンポーネントデータベース４にあるコンポ
ーネント４ａの中の一つを、下位階層と判断されている
順に選択し（これは図２７の処理Ｒ５にて行われた並べ
替えを利用する) 、当該コンポーネント４ａに下位階層
ＩＤ領域４ｅがあるか否かを確認する（Ｓ９）。

【００８８】上記確認で、下位階層ＩＤ領域４ｅが複数
ある場合、最も出力端に近い階層(以下" 出力側下位階
層" と呼称する) と、当該下位階層の前段に位置する階
層(以下" 入力側下位階層" と呼称する) を決定し（Ｓ
１０）、双方のＩＤ番号をコンポーネントＩＤ領域４ｄ
に持つコンポーネント４ａのパターンテーブル領域４ｃ
にある情報を得る（Ｓ１１）。

【００８９】次に、出力側階層に対応するパターンテー
ブル領域４ｃ内の、冗長ＩＤ情報４ｃ１ｃが記載されて
いないパターン行４ｃ１を一つ得る（Ｓ１２）。さら
に、このパターン行４ｃ１の入力値の組み合わせを出力
期待値情報４ｃ１ｂに持つ、入力側階層に対応するパタ
ーンテーブル領域４ｃ内の、パターン行４ｃ１があるか
否かを調べる（Ｓ１３）。該当するパターン行４ｃ１が
ある場合は、当該パターン行４ｃ１の冗長ＩＤ情報４ｃ
１ｃを空欄にし、当該パターン行４ｃ１の出力期待値情
報４ｃ１ｂを、処理対象中の( 処理Ｓ１２で選んだ) 出
力側階層のパターン行４ｃ１の出力期待値に置き換える
（Ｓ１４）。その後、Ｓ１２の処理に戻る。

【００９０】一方、Ｓ１３の結果該当するパターン行４
ｃ１がない場合は、" 入力側階層は、出力側階層の検証
に要する入力値の組み合わせを生成できないので、出力
側階層の検証が不十分になる" ということになる。この
場合には、問題の生じた入力側階層と出力側階層をエラ
ー情報ファイル１２に出力して、テストデータ生成処理
を終了する（Ｓ１５）。

【００９１】以上Ｓ１２からＳ１５迄の処理が、出力側
階層に対応するパターンテーブル領域４ｃ内の、冗長Ｉ
Ｄ情報４ｃ１ｃが記載されていないパターン行４ｃ１す
べてに対して実施される。

【００９２】以上の後に、図３０の処理に移行して、出
力側階層に対応するパターンテーブル領域４ｃ内の、冗
長ＩＤ一覧領域４ｃ２に記載されている冗長ＩＤ番号を
一つ得る（Ｓ１６）。その後、当該冗長ＩＤ番号をも
つ、出力側階層に対応するパターンテーブル領域４ｃ内
の、パターン行４ｃ１を一つ得る（Ｓ１７）。さらに、
このパターン行４ｃ１の入力値の組み合わせを出力期待
値情報４ｃ１ｂに持つ、入力側階層に対応するパターン
テーブル領域４ｃ内の、パターン行４ｃ１があるか否か
を調べる（Ｓ１８）。

【００９３】該当するパターン行４ｃ１がある場合は、
前述の図２９に示すＳ１４の処理を実施した後、冗長Ｉ
Ｄ一覧領域４ｃ２から当該冗長ＩＤ番号を削除する（Ｓ
１９）。その後、Ｓ１６の処理に戻る。

【００９４】一方、Ｓ１８の処理において、該当するパ
ターン行４ｃ１が、入力側階層に対応するパターンテー
ブル領域４ｃ内にない場合は、出力側階層に対応するパ
ターンテーブル領域４ｃ内の、他のパターン行４ｃ１を
一つ得て（Ｓ２０）、Ｓ１８の処理に戻る。

【００９５】また、Ｓ２０の処理において、他のパター
ン行４ｃ１を得られない場合は、Ｓ１９の処理で当該Ｉ
Ｄ番号の削除が実施されたか否かを確認する（Ｓ２
１）。削除が実施されていない場合は、" 当該冗長ＩＤ
を持つパターン行４ｃ１のいずれの入力値も、入力側階
層の出力値として生成されない" ということになる。従
って、問題の生じた入力側階層と出力側階層をエラー情
報ファイル１２に出力して、テストデータ生成処理を終
了する（Ｓ２２）。なお、削除が実施されている場合
は、Ｓ１６の処理に戻る。

【００９６】以上Ｓ１６からＳ２２迄の処理が、出力側
階層に対応するパターンテーブル領域４ｃ内の、冗長Ｉ
Ｄ一覧領域４ｃ２に記載されている冗長ＩＤ番号を得ら
れなくなるまで継続される。

【００９７】以上Ｓ１２からＳ２２迄の処理において、
Ｓ１５及びＳ２２で終了を迎えることなく処理が続行さ
れている際には、入力側階層に相当するコンポーネント
４ａ内のパターンテーブル領域４ｃに格納されている情
報は、単一階層に関する情報ではなく、以上Ｓ１２から
Ｓ２２迄の処理で対象とした" 入力側階層→出力側階
層" の組み合わせにおける、入力値と出力期待値の情報
ということになる。その後、パターン統合部１１は、出
力側階層に関する、Ｓ９の処理で選択した当該コンポー
ネント４ａの下位階層ＩＤ領域４ｅを削除して（Ｓ２
３）次の図９のＳ９の処理に戻る。

【００９８】次に、図２９に示すＳ９の処理において、
下位階層ＩＤ領域４ｅが一つだけの場合は、図３１に示
す処理へ移行して当該下位階層と、当該階層中の機能設
計記述との入出力関係を確認する（Ｓ２４）。いずれの
場合も、直後において前述のＳ１０からＳ２２迄の処理
を行う（Ｓ２５）。この場合、下位階層が、当該階層中
の機能設計記述の入力側に位置する場合は、下位階層側
のパターンテーブル領域４ｃがＳ２５の処理により更新
される（”入力側階層→出力側階層" の組み合わせにお
ける、入力値と出力期待値の情報もっている) （Ｓ２
９）。これにより、上位階層パターンテーブル領域４ｃ
の情報を更新する（Ｓ２６）。

【００９９】一方、下位階層が、当該階層中の機能設計
記述の出力側に位置する場合は、上位階層のパターンテ
ーブル領域４ｃが更新されている("入力側階層→出力側
階層" の組み合わせにおける、入力値と出力期待値の情
報もつている) ので、特に処理を行わない（Ｓ２９）。
この後、当該コンポーネント４ａに唯一存在していた下
位階層ＩＤ領域４ｅの削除が実施され（Ｓ２７）、処理
はＳ９に戻る。

【０１００】次に、Ｓ９の処理において、選択されたコ
ンポーネント４ａに下位階層ＩＤ領域４ｅが存在しない
場合は、別のコンポーネント４ａを選択できるか確認す
る（Ｓ２８）。選択できた場合はＳ９の処理に戻り、選
択できなかった場合は一連の処理を終了する。

【０１０１】以上によって、Ｓ９からＳ２８迄の処理を
コンポーネントデータベース４にある全コンポーネント
４ａに対して実施した結果、最後にＳ９からＳ２７の処
理を行ったコンポーネント４ａ（これは処理対象とする
全機能設計記述における最上位階層に関するコンポーネ
ント４ａである) のパターンテーブル領域４ｃに検証を
実施するための、入力値と出力期待値の組み合わせに関
する情報が得られる。

【０１０２】図３２は、図２８乃至図３１に示す処理に
対応する説明図である。

【０１０３】図３２では、入出力順関係が成立している
下位階層ｂと下位階層ｃを対象に、それぞれのパターン
テーブル領域内の情報をパターン統合部１１が統合する
状況について、その一例を示している。ここで下位階層
ｂは、下位階層ｃの前段、つまり入力端に近い側に位置
しているものとする。

【０１０４】図３２に示す一例において、入力側パター
ンテーブル領域４ｃｂは、下位階層ｂに相当するコンポ
ーネント４ａ内に格納されたパターンテーブル領域であ
る。また、出力側パターンテーブル領域４ｃｃは、下位
階層ｃに相当するコンポーネント４ａ内に格納されたパ
ターンテーブル領域４ｃである。これらのパターンテー
ブル領域は、それぞれ４つのパターン行４ｃ１を持って
いるものとする。

【０１０５】また、パターン統合部１１は、図２９に示
すＳ１１の処理により入力側パターンテーブル領域４ｃ
ｂと出力側パターンテーブル領域４ｃｃの情報を得たも
のとする。また、統合後パターンテーブル領域４ｃｄ
は、パターン統合部１１の処理で更新される入力側パタ
ーンテーブル領域４ｃｂを便宜上わけて表記したもので
ある。

【０１０６】次に、パターン統合部１１は、図２９に示
すＳ１２からＳ１５迄の処理により、パターン行ｃ１と
パターン行ｂ１とからパターン行ｄ１を生成する。そし
て、図３０に示すＳ１６からＳ２２迄の処理により、パ
ターン行ｃ２とパターン行ｂ２とからパターン行ｄ２を
生成する。さらに、パターン行ｃ２とパターン行ｂ３と
からパターン行ｄ３を生成し、パターン行ｃ３とパター
ン行ｂ４からパターン行ｄ４を生成する。

【０１０７】なお、パターン行ｃ４については、Ｓ１６
からＳ１８迄の処理は施されるが、Ｓ１９の処理は適用
されない。しかし、Ｓ２１の処理により、同じ冗長ＩＤ
番号をもつパターン行４ｃ１についてＳ１９の処理が施
されているので、特に処理を施す必要がなくなる。

【０１０８】以上のようにして、統合後パターンテーブ
ル領域４ｃｄが生成され、２つの下位階層を統合したパ
ターンテーブル領域が生成される。

【０１０９】

【発明の効果】以上説明したように請求項１の発明によ
れば、作業者がファイルを指定するのみでソースプログ
ラムコードからシミュレータへ入力可能なテストデータ
を自動生成するので、テストデータを作成する手間を不
要とすることができ、作業者を介在しないので、極めて
正確な漏れのない、いわゆる活性化率の高い所望のテス
トデータを得ることができる。

【０１１０】また、請求項２の発明によれば、請求項１
の発明の効果に加えテストデータの出力形式に関する情
報を格納する出力形式情報格納領域を選択して指定可能
としたので、得られるテストデータの出力形式をソース
プログラムコードに応じた所望のものとすることができ
る。

【０１１１】また、請求項３の発明によれば、作業者が
冗長部分に関する情報の削除を指定できるので、不要な
部分の処理を省略でき、テストデータを効率、かつ、的
確に生成することができる。

【０１１２】また、請求項４の発明によれば、複数の機
能設計記述を指定すると階層間関係と入出力順関係を解
析し、パターンを統合してテストデータを生成するの
で、高密度の複雑な大規模集積回路のソースプログラム
から正確、かつ、漏れのない、いわゆる高活性化率のテ
ストデータを生成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施の形態を示すテストデータ生
成装置のブロック図である。

【図２】図１の処理内容指示部の画面例である。

【図３】図１のコンポーネントデータベースの一例を示
す説明図である。

【図４】図１のコンポーネントデータベースのパターン
テーブル領域の説明図である。

【図５】図１のテストデータ生成部の構成図である。

【図６】本発明の第１実施の形態に示すテストデータ生
成装置の全体概略処理図である。

【図７】図１の処理内容指示部のフローチャートであ
る。

【図８】図１の入力ファイル読み込み部のフローチャー
トである。

【図９】図１のパターン生成部のフローチャートであ
る。

【図１０】図１のコンポーネントデータベースのパター
ンテーブル領域にデータを生成させる手順を示す説明図
である。

【図１１】図１のパターン生成部のフローチャートであ
る。

【図１２】本発明の第２実施の形態を示すテストデータ
生成装置のブロック図である。

【図１３】図１２の処理内容指示部の画面例である。

【図１４】図１２のテストデータ生成部の構成図であ
る。

【図１５】図１２の処理内容指示部のフローチャートで
ある。

【図１６】図１２のテストデータ生成部のフローチャー
トである。

【図１７】本発明の第３実施の形態を示すテストデータ
生成装置のブロック図である。

【図１８】図１７の処理内容指示部の画面例である。

【図１９】図１７のテストデータ生成部の構成図であ
る。

【図２０】図１７の処理内容指示部のフローチャートで
ある。

【図２１】図１７のテストデータ生成部のフローチャー
トである。

【図２２】本発明の第４実施の形態を示すテストデータ
生成装置のブロック図である。

【図２３】第４実施の形態のテストデータ生成装置を適
用するＬＳＩの構造図である。

【図２４】図２３に対応する上位と下位の階層と入出力
関係を表す説明図である。

【図２５】図２２のコンポーネントデータベースの一例
を示す説明図である。

【図２６】図２２の処理内容指示部のフローチャートで
ある。

【図２７】図２２の入力ファイル読み込み部とコンポー
ネント関係解析部のフローチャートである。

【図２８】図２２のパターン生成部とパターン統合部の
第１部分フローチャートである。

【図２９】図２２のパターン生成部とパターン統合部の
第２部分フローチャートである。

【図３０】図２２のパターン生成部とパターン統合部の
第３部分フローチャートである。

【図３１】図２２のパターン生成部とパターン統合部の
第４部分フローチャートである。

【図３２】第４実施の形態による統合後のパターンテー
ブル領域のデータを生成する説明図である。

【図３３】従来のソースプログラムとテストデータ等の
関係を示す説明図である。

【図３４】論理回路の簡単な構造説明図である。

【図３５】図３４に対応するテストデータを示す説明図
である。

【符号の説明】

１ 機能記述ファイル ２ 処理内容指示部 ３ 入力ファイル読み込み部 ４ コンポーネントデータベース ５ パターン生成部 ６ テストデータ生成部 ７ テストデータファイル ８ 出力形式情報格納領域 ９ 冗長処理情報格納領域 １０ コンポーネント関係解析部 １１ パターン統合部 １２ エラー情報ファイル ２ａ 処理対象ファイル指定画面 ２ｂ テストデータ生成実行ボタン ２ｃ 出力形式指定画面 ２ｄ 冗長情報省略指示ボタン ４ａ コンポーネント ４ｂ 機能記述領域 ４ｃ パターンテーブル領域 ４ｃ１ パターン行 ４ｃ１ａ 入力値情報 ４ｃ１ｂ 出力期待値情報 ４ｃ１ｃ 冗長ＩＤ情報 ４ｃ２ 冗長ＩＤ一覧領域 ４ｃｂ 入力側パターンテーブル領域 ４ｃｃ 出力側パターンテーブル領域 ４ｃｄ 統合後パターンテーブル領域 ４ｄ コンポーネントＩＤ領域 ４ｅ 下位階層ＩＤ領域 ６ａ データ形式情報データベース ６ｂ テストデータ変換部 ６ｃ テストデータ形式選択部 ６ｄ テストデータ省略部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 大規模集積回路等の論理演算回路を製作
   するためのハードウェア設計言語等で書かれた機能設計
   記述のソースプログラムコードをシミュレータへ入力し
   て当該ソースプログラムコードを検証する際に用いるテ
   ストデータを作成するテストデータ生成装置であって、 前記テストデータを得るための機能設計記述を格納した
   機能記述ファイルを指定する処理内容指定手段と、 この処理内容指定手段により指定された機能設計記述を
   読み込みデータベースへ格納する入力ファイル読み込み
   手段と、 前記データベースへ格納された機能設計記述に基づい
   て、テストデータを生成するために必要な入出力信号関
   係を含む情報を生成するパターン生成手段と、 このパターン生成手段により生成された情報に基づいて
   前記シミュレータへ入力可能な形式のテストデータファ
   イルを生成するテストデータ生成手段とを具備すること
   を特徴とするテストデータ生成装置。
2. 【請求項２】 大規模集積回路等の論理演算回路を製作
   するためのハードウェア設計言語等で書かれた機能設計
   記述のソースプログラムコードをシミュレータへ入力し
   て当該ソースプログラムコードを検証する際に用いるテ
   ストデータを作成するテストデータ生成装置であって、 前記テストデータを得るための機能設計記述を格納した
   機能記述ファイルを指定する一方、テストデータの出力
   形式に関する情報を格納した出力形式情報格納領域を指
   定する処理内容指定手段と、 この処理内容指定手段により指定された機能設計記述を
   読み込みデータベースへ格納する入力ファイル読み込み
   手段と、 前記データベースへ格納された機能設計記述に基づい
   て、テストデータを生成するために必要な入出力信号関
   係を含む情報を生成するパターン生成手段と、 このパターン生成手段により生成された情報と前記出力
   形式情報格納領域の出力形式に基づいて、前記シミュレ
   ータへ入力可能な形式のテストデータファイルを生成す
   るテストデータ生成手段とを具備することを特徴とする
   テストデータ生成装置。
3. 【請求項３】 大規模集積回路等の論理演算回路を製作
   するためのハードウェア設計言語等で書かれた機能設計
   記述のソースプログラムコードをシミュレータへ入力し
   て当該ソースプログラムコードを検証する際に用いるテ
   ストデータを作成するテストデータ生成装置であって、 前記テストデータを得るための機能設計記述を格納した
   機能記述ファイルを指定する一方、冗長部分に関する取
   り扱い情報を格納する冗長処理情報格納領域を指定する
   処理内容指定手段と、 この処理内容指定手段により指定された機能設計記述を
   読み込みデータベースへ格納する入力ファイル読み込み
   手段と、 前記データベースへ格納された機能設計記述に基づい
   て、テストデータを生成するために必要な入出力信号関
   係を含む情報を生成するパターン生成手段と、 このパターン生成手段により生成された情報と前記冗長
   処理情報格納領域の前記冗長部分に関する取り扱い情報
   とに基づいて前記シミュレータへ入力可能な形式のテス
   トデータファイルを生成するテストデータ生成手段を具
   備することを特徴とするテストデータ生成装置。
4. 【請求項４】 大規模集積回路等の論理演算回路を製作
   するためのハードウェア設計言語等で書かれた機能設計
   記述のソースプログラムコードをシミュレータへ入力し
   て当該ソースプログラムコードを検証する際に用いるテ
   ストデータを作成するテストデータ生成装置であって、 前記テストデータを得るための機能設計記述を格納した
   機能記述ファイルを複数指定する処理内容指定手段と、 この処理内容指定手段により指定された複数の機能設計
   記述ファイルを読み込みデータベースへ格納する入力フ
   ァイル読み込み手段と、 前記データベースに格納された複数の機能設計記述に関
   する階層間関係及び入出力順関係を解析する関係解析手
   段と、 この関係解析手段によつて解析された各階層と前記デー
   タベースへ格納された機能設計記述に基づいて、テスト
   データを生成するために必要な階層関係と複数の入出力
   信号関係を含む情報を生成するパターン生成手段と、 このパターン生成手段によって生成された階層関係と複
   数の入出力関係を含む情報について階層全体を加味した
   一つの入出力信号関係を含む情報に統合するパターン統
   合手段と、 このパターン統合手段により統合され生成された情報に
   基づいて前記シミュレータへ入力可能な形式のテストデ
   ータファイルを生成するテストデータ生成手段とを具備
   することを特徴とするテストデータ生成装置。