JPH0130305B2 - - Google Patents
Info
- Publication number
- JPH0130305B2 JPH0130305B2 JP56135212A JP13521281A JPH0130305B2 JP H0130305 B2 JPH0130305 B2 JP H0130305B2 JP 56135212 A JP56135212 A JP 56135212A JP 13521281 A JP13521281 A JP 13521281A JP H0130305 B2 JPH0130305 B2 JP H0130305B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- resistance
- substrate
- contact portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔概要〕
低抵抗層の働きにより寄生容量に付与される電
荷量の低減を図る集積回路に関し、 回路の高速化を図りつつ製造上の有利性をも享
受することを目的とし、 基板と、前記基板の上面に形成された集積回路
構成素子と、前記基板表面に形成され、一端のコ
ンタクト部を前記集積回路構成素子に接続した抵
抗層と、前記抵抗層が形成された前記基板上に形
成され、前記抵抗層の他端のコンタクト部上に窓
が設けられた絶縁層と、前記絶縁層上であつて前
記他端のコンタクト部側の前記抵抗層上の予め決
められた位置まで延在し、前記窓を通して前記抵
抗層の他端のコンタクト部に接続された電源配線
層とを有し、前記電源配線層が延在する領域の抵
抗層に前記一端のコンタクト部側の抵抗層に比べ
て低抵抗の部分を有するように構成した。
荷量の低減を図る集積回路に関し、 回路の高速化を図りつつ製造上の有利性をも享
受することを目的とし、 基板と、前記基板の上面に形成された集積回路
構成素子と、前記基板表面に形成され、一端のコ
ンタクト部を前記集積回路構成素子に接続した抵
抗層と、前記抵抗層が形成された前記基板上に形
成され、前記抵抗層の他端のコンタクト部上に窓
が設けられた絶縁層と、前記絶縁層上であつて前
記他端のコンタクト部側の前記抵抗層上の予め決
められた位置まで延在し、前記窓を通して前記抵
抗層の他端のコンタクト部に接続された電源配線
層とを有し、前記電源配線層が延在する領域の抵
抗層に前記一端のコンタクト部側の抵抗層に比べ
て低抵抗の部分を有するように構成した。
本発明は電源ライン等の導電性配線層が重なる
抵抗層部分における充放電時間を短縮するように
した集積回路に関し、特に予め基本セルを形成し
ておき、その後ユーザの要望に応じて電源ライン
を含めた配線を行なう、いわゆるマスタスライス
LSI（ゲートアレイ）に最適な集積回路に関する。
抵抗層部分における充放電時間を短縮するように
した集積回路に関し、特に予め基本セルを形成し
ておき、その後ユーザの要望に応じて電源ライン
を含めた配線を行なう、いわゆるマスタスライス
LSI（ゲートアレイ）に最適な集積回路に関する。
集積回路においては、その電源ライン層から基
本セルへの接続を抵抗層を介して接続する構成を
採つている。そして、この技法を大規模集積回路
に適用するに当たつて、この集積度を高めたいと
いう要求から、電源ライン層から基本セルまでの
抵抗層の一部が電源ライン層と重ね合わせられる
構造に形成される。この構造においては、その重
なつている部分には必然的に、本来必要でない静
電容量が生ずる。この静電容量はその抵抗部分に
おける時定数を大きくし、集積回路の高速化の障
害となる。
本セルへの接続を抵抗層を介して接続する構成を
採つている。そして、この技法を大規模集積回路
に適用するに当たつて、この集積度を高めたいと
いう要求から、電源ライン層から基本セルまでの
抵抗層の一部が電源ライン層と重ね合わせられる
構造に形成される。この構造においては、その重
なつている部分には必然的に、本来必要でない静
電容量が生ずる。この静電容量はその抵抗部分に
おける時定数を大きくし、集積回路の高速化の障
害となる。
また、上述したような重なりをなくそうとして
電源ライン層と基本セルとを接続する抵抗層の電
源ライン層とのコンタクト窓を電源ライン層の側
縁近傍に設ける手段も採られている。
電源ライン層と基本セルとを接続する抵抗層の電
源ライン層とのコンタクト窓を電源ライン層の側
縁近傍に設ける手段も採られている。
この後者の手段を用いると、今度は、集積回路
のレイアウト、電源ラインの給電容量等から電源
ライン層の幅が位置によつて変わつて来た場合に
次のような不都合が生ずる。それは、抵抗層長を
一定にする場合に基本セルのレイアウト位置が電
源ライン層の位置によつて異なつて来てしまうこ
とである。
のレイアウト、電源ラインの給電容量等から電源
ライン層の幅が位置によつて変わつて来た場合に
次のような不都合が生ずる。それは、抵抗層長を
一定にする場合に基本セルのレイアウト位置が電
源ライン層の位置によつて異なつて来てしまうこ
とである。
本発明は上述したような従来集積回路の有する
欠点に鑑みて創作されたもので、導電性配線側の
電源ライン層が延在する領域の抵抗層を低抵抗に
形成し、集積回路バルク側の抵抗層を高抵抗に形
成することにより、上記低抵抗層での充放電時定
数を小さくして動作速度の高速化に寄与するなど
の長所を有する集積回路を提供することをその目
的とする。
欠点に鑑みて創作されたもので、導電性配線側の
電源ライン層が延在する領域の抵抗層を低抵抗に
形成し、集積回路バルク側の抵抗層を高抵抗に形
成することにより、上記低抵抗層での充放電時定
数を小さくして動作速度の高速化に寄与するなど
の長所を有する集積回路を提供することをその目
的とする。
第１図は本発明の原理構成図を示す。この図に
おいて、Ｓは基板であり、１０は基板Ｓの上面に
形成された集積回路構成素子である。この集積回
路構成素子１０は基板Ｓ表面に形成された抵抗層
１の一端のコンタクト部１1に接続されている。
そして、抵抗層１の他端のコンタクト部１2は抵
抗層１に被着形成された絶縁層５の前記他端のコ
ンタクト部１2対応部に形成された窓２を介して
絶縁層５上の電源配線層４に接続されている。そ
の電源配線層４は前記他端のコンタクト部１2側
の前記抵抗層１上の予め決められた位置まで延在
形成されて成り、その延在対応の抵抗層１Lに前
記一端のコンタクト部１1側の抵抗層１Hに比べて
低抵抗の部分を有するようにして本発明回路は構
成されている。
おいて、Ｓは基板であり、１０は基板Ｓの上面に
形成された集積回路構成素子である。この集積回
路構成素子１０は基板Ｓ表面に形成された抵抗層
１の一端のコンタクト部１1に接続されている。
そして、抵抗層１の他端のコンタクト部１2は抵
抗層１に被着形成された絶縁層５の前記他端のコ
ンタクト部１2対応部に形成された窓２を介して
絶縁層５上の電源配線層４に接続されている。そ
の電源配線層４は前記他端のコンタクト部１2側
の前記抵抗層１上の予め決められた位置まで延在
形成されて成り、その延在対応の抵抗層１Lに前
記一端のコンタクト部１1側の抵抗層１Hに比べて
低抵抗の部分を有するようにして本発明回路は構
成されている。
本発明回路においては、電源配線層４を集積回
路構成素子１０に接続する抵抗層１の電源配線層
４対応部分を残部部分に比して低抵抗に形成し、
絶縁層５を電源配線層４と抵抗層１とで挟む部分
に生ずる静電容量（寄生容量）に蓄えられる電荷
を前記低抵抗部分を介して急速に放電せしめるよ
うにしたので、集積回路動作の高速化に寄与す
る。この機能は、前記他端のコンタクト部１2を
予め決められた位置に設定し、且つ電源配線層の
位置の変更や拡幅の場合にも、それに応じてその
抵抗層対応部分の低抵抗化により享受するととが
できる。
路構成素子１０に接続する抵抗層１の電源配線層
４対応部分を残部部分に比して低抵抗に形成し、
絶縁層５を電源配線層４と抵抗層１とで挟む部分
に生ずる静電容量（寄生容量）に蓄えられる電荷
を前記低抵抗部分を介して急速に放電せしめるよ
うにしたので、集積回路動作の高速化に寄与す
る。この機能は、前記他端のコンタクト部１2を
予め決められた位置に設定し、且つ電源配線層の
位置の変更や拡幅の場合にも、それに応じてその
抵抗層対応部分の低抵抗化により享受するととが
できる。
第２図の２−１は発明集積回路の特徴部分を示
す平面図で、２−２はその断面図である。第２図
の２−１において、Ａ−Ａ線から左側の部分が導
電性配線層、例えば電源ライン層（電源配線層）、
アース層等であり、Ａ−Ａ線から右側の部分が集
積回路バルクである。１はコンタクト窓２からコ
ンタクト窓３に至る抵抗層である。第２図の２−
２において、４は導電性配線層（以下、金属配線
層について述べる）、５は絶縁層である。
す平面図で、２−２はその断面図である。第２図
の２−１において、Ａ−Ａ線から左側の部分が導
電性配線層、例えば電源ライン層（電源配線層）、
アース層等であり、Ａ−Ａ線から右側の部分が集
積回路バルクである。１はコンタクト窓２からコ
ンタクト窓３に至る抵抗層である。第２図の２−
２において、４は導電性配線層（以下、金属配線
層について述べる）、５は絶縁層である。
そして、抵抗層１のうち、金属配線層４と重な
る抵抗層領域は、そうでない抵抗層領域の層抵抗
率よりも小さい層抵抗率で形成される。このよう
な低抵抗層領域は必ずしも重なり領域全体でなく
ともよく、その一部であつてもよいし、更に重な
り領域からそうでない領域まで延びていてもよ
い。これらの領域を総称して低抵抗層領域と呼
ぶ。また、この低抵抗層領域から集積回路バルク
のコンタクト窓３に至る抵抗層領域を高抵抗層領
域と呼ぶ。
る抵抗層領域は、そうでない抵抗層領域の層抵抗
率よりも小さい層抵抗率で形成される。このよう
な低抵抗層領域は必ずしも重なり領域全体でなく
ともよく、その一部であつてもよいし、更に重な
り領域からそうでない領域まで延びていてもよ
い。これらの領域を総称して低抵抗層領域と呼
ぶ。また、この低抵抗層領域から集積回路バルク
のコンタクト窓３に至る抵抗層領域を高抵抗層領
域と呼ぶ。
このような本発明回路によれば、第３図に図式
的に示す回路図から判るように、上述した低抵抗
層領域は比較的に小さな抵抗値R1を有するに過
ぎないから、たとえこの低抵抗層領域と金属配線
層、例えば電源ライン層４との間に比較的に大き
な静電容量C1が生成されてしまうことがあつた
としても、この低抵抗層領域での充放電時定数は
小さな値となり、集積回路動作の高速化に寄与す
る。第３図において、R2は高抵抗層領域の抵抗
値、C2は４とR2との間の静電容量である。
的に示す回路図から判るように、上述した低抵抗
層領域は比較的に小さな抵抗値R1を有するに過
ぎないから、たとえこの低抵抗層領域と金属配線
層、例えば電源ライン層４との間に比較的に大き
な静電容量C1が生成されてしまうことがあつた
としても、この低抵抗層領域での充放電時定数は
小さな値となり、集積回路動作の高速化に寄与す
る。第３図において、R2は高抵抗層領域の抵抗
値、C2は４とR2との間の静電容量である。
また、第４図に示すように、上述した低時定数
化を維持しつつ、電源ライン層４の中心にコンタ
クト窓６，７，……８，９を設ける一方、これら
のコンタクト窓から基本セル１０1，１１のコン
タクト窓１２，１３，……１４，１５までの距離
を一定化し得るから、集積回路基板上の基本セル
のレイアウトを電源ライン層の幅によつて左右さ
れるということは全くなくなる。このことから、
集積回路バルク（基本セル）のレイアウトが変わ
らず、CADに有利となり、予め基本セルを形成
しておきその後ユーザの要望に応じて配線を行な
う集積回路、いわゆるマスタスライスLSI（ゲー
トアレイ）の製造に有利性をもたらす。
化を維持しつつ、電源ライン層４の中心にコンタ
クト窓６，７，……８，９を設ける一方、これら
のコンタクト窓から基本セル１０1，１１のコン
タクト窓１２，１３，……１４，１５までの距離
を一定化し得るから、集積回路基板上の基本セル
のレイアウトを電源ライン層の幅によつて左右さ
れるということは全くなくなる。このことから、
集積回路バルク（基本セル）のレイアウトが変わ
らず、CADに有利となり、予め基本セルを形成
しておきその後ユーザの要望に応じて配線を行な
う集積回路、いわゆるマスタスライスLSI（ゲー
トアレイ）の製造に有利性をもたらす。
これに加えて、低時定数化を保ちつつ、抵抗層
の幅を適宜に変更し得る。
の幅を適宜に変更し得る。
以上要するに本発明によれば、次のような効果
が得られる。
が得られる。
抵抗層における充放電時定数を短縮し、集積
回路の高速化に寄与する。
回路の高速化に寄与する。
集積回路バルクのレイアウトが電源ライン層
の幅によつて左右されず、マスタスライスLSI
の製造上非常に有利となる等である。
の幅によつて左右されず、マスタスライスLSI
の製造上非常に有利となる等である。
第１図は本発明の原理構成図、第２図の２−１
は本発明回路の平面図、第２図の２−２は第２図
２−１回路の縦断面図、第３図は第２図回路の本
発明特長を説明するための図、第４図は電源ライ
ン層の幅が変わつても本発明により基本セルのレ
イアウトは変わらないことを示す図である。 第１図乃至第４図において、１は抵抗層、３，
１２乃至１４はコンタクト窓、４は導電性配線
層、５は絶縁層、１０は集積回路構成素子（基本
セル１０1，１１）、Ｓは基板である。
は本発明回路の平面図、第２図の２−２は第２図
２−１回路の縦断面図、第３図は第２図回路の本
発明特長を説明するための図、第４図は電源ライ
ン層の幅が変わつても本発明により基本セルのレ
イアウトは変わらないことを示す図である。 第１図乃至第４図において、１は抵抗層、３，
１２乃至１４はコンタクト窓、４は導電性配線
層、５は絶縁層、１０は集積回路構成素子（基本
セル１０1，１１）、Ｓは基板である。
Claims (1)
- 【特許請求の範囲】 １ 基板Ｓと、 前記基板Ｓの上面に形成された集積回路構成素
子１０と、 前記基板Ｓ表面に形成され、一端のコンタクト
部１1を前記集積回路構成素子１０に接続した抵
抗層１と、 前記抵抗層１が形成された前記基板Ｓ上に形成
され、前記抵抗層１の他端のコンタクト部１2上
に窓２が設けられた絶縁層５と、 前記絶縁層５上であつて前記他端のコンタクト
部１2側の前記抵抗層１上の予め決められた位置
まで延在し、前記窓２を通して前記抵抗層１の他
端のコンタクト部１2に接続された電源配線層４
とを有し、 前記電源配線層４が延在する領域の抵抗層１L
に前記一端のコンタクト部１1側の抵抗層１Hに比
べて低抵抗の部分を有することを特徴とする集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13521281A JPS5835964A (ja) | 1981-08-28 | 1981-08-28 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13521281A JPS5835964A (ja) | 1981-08-28 | 1981-08-28 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835964A JPS5835964A (ja) | 1983-03-02 |
| JPH0130305B2 true JPH0130305B2 (ja) | 1989-06-19 |
Family
ID=15146459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13521281A Granted JPS5835964A (ja) | 1981-08-28 | 1981-08-28 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835964A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538121Y2 (ja) * | 1974-03-07 | 1980-09-06 | ||
| JPS5352393Y2 (ja) * | 1974-03-07 | 1978-12-14 |
-
1981
- 1981-08-28 JP JP13521281A patent/JPS5835964A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835964A (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100291811B1 (ko) | 감소된게이트저항을갖는멀티-핑거모스트랜지스터 | |
| US8482085B2 (en) | Power MOS electronic device and corresponding realizing method | |
| JPH0786513A (ja) | 電源配線 | |
| JPH0546984B2 (ja) | ||
| JPH058585B2 (ja) | ||
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| DE19512799C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| JPH0130305B2 (ja) | ||
| JPS5989450A (ja) | 半導体集積回路装置 | |
| JPH08330518A (ja) | 半導体集積回路及びその製造方法 | |
| JPH01241844A (ja) | 半導体装置 | |
| JP2778060B2 (ja) | 半導体集積回路装置 | |
| JP2507192B2 (ja) | プログラマブル素子およびその製造方法 | |
| JPH0680821B2 (ja) | 高感度トライアック | |
| JP3302989B2 (ja) | 半導体装置 | |
| JP2002009183A (ja) | 半導体記憶装置およびその製造方法 | |
| KR980000624A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPS6129559B2 (ja) | ||
| JP2579236B2 (ja) | トランジスタおよびその製造方法 | |
| JPS59135744A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH0697281A (ja) | 半導体装置の電極配線構造 | |
| JPH04199572A (ja) | 半導体記憶装置 | |
| JPH02284467A (ja) | ゲートアレイ型半導体集積回路 | |
| JPS6037747A (ja) | 多層配線 |