JPH01302960A - 誤差拡散処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、誤差拡散法に基づいて１階調画素データを
擬似階調２値画素データに変換する誤差拡散処理回路に
関する。

従来技術 従来の誤差拡散処理回路は、注目画素の周辺の所定複数
個の画素における誤差データの重み付き総和を算出する
エラー・フィルタと、注目画素の画素データと上記エラ
ー・フィルタで演算されたご１差の総和を表わすデータ
とを加算して補正値データをや出する加算回路と、上記
加算回路から得られる補正値データと画素データのとり
うる最大値または最小値との差を注目画素の誤差データ
として算出する減算回路と、」１記加算回路から得られ
る補正値データを用いて閾値処理をすることにより２値
画像データを作成して出力する２値化回路とを備えてい
る。

発明が解決しようとする課題 このような従来の誤差拡散処理回路内の上記エラー・フ
ィルタにおいて、誤差データに重み付けをするために重
み係数を乗じる際に割算器を用いているが、これは演算
速度を低下させる要因となっていた。

また、原画像データと誤差データの総和とを加算するこ
とにより得られる補正値データに対して」１記２値化回
路で閾値処理を行なう際、補正値データのデータ語長は
原画像データ、誤差データの語長より１ビット大きくな
るので、閾値処理に用いるマグニチュード・コンパレー
タまたは回路固有の２値判定回路規模が大きくなるとと
もに。

これは演算速度を低下させる要因となっていた。

さらに、注目画素における誤差データは上記のように最
大値、または最小値と補正値データとの差でありこの差
を求めるために上記演算回路を必要としていた。

課題を解決するための手段 ＝　　　４　　− 請求項１の誤差拡散処理回路は、注目画素の周辺の所定
複数個の画素における誤差データの重み付き総和を算出
する誤差総和演算手段、注目画素の画素データと上記誤
差総和演算手段で演算された誤差の総和を表わすデータ
とを加算して補正値データを算出する加算手段、上記加
算手段から得られる補正値データと１画素データのとり
つる最大値または最小値との差を注口画素の誤差データ
として算出する減算手段、および少なくとも上記加算手
段から得られる補正値データを用いて閾値処理をするこ
とにより２値画像データを作成して出力する２値化手段
を備え、上記加算手段が、注目画素の画素データの最上
位ビットを反転する反転回路と、最上位ビットか反転さ
れた上記画素データと」１記の誤差の総和を表わすデー
タとを加算する加算回路とから構成されることを特徴と
する 請求項２の誤差拡散処理回路は、上記減算手段が、上記
補正値データの最上位ビットを反転する反転回路である
ことを特徴とする特 請求項３の誤差拡散処理回路は、上記２値化手段が、注
目画素の画素データの反転後の最上位ピッ］・と、」１
記誤差の総和を表わすデータの最上位ビットと、」二記
捕正値データの最上位ビットとを入力とする論理回路で
あることを特徴とする請求項４の誤差拡散処理回路は、
注目画素の周辺の所定腹数個の画素における誤差データ
の重み付き総和を算出する誤差総和演算手段、注目画素
の画素データと上記誤差総和演算手段で演算された誤差
の総和を表わすデータとを加算して補正値データを算出
する加算手段、上記加算手段から得られる補正値データ
と１画素データのとりうる最大値または最小値との差を
注目画素の誤差データとして算出する減算手段、および
少なくとも上記加算手段から得られる補正値データを用
いて閾値処理をすることにより２値画像データを作成し
て出力する２値化手段を備え、上記２値化手段が。

注１」画素の画素データの反転後の最上位ビットと、上
記誤差の総和を表わすデータの最上位ビットと、」１記
補正値データの最上位ビットとを入力とする論理回路で
あることを特徴とする 請求項５の誤差拡散処理回路は、上記誤差総和演算手段
において各誤差データに重み付けを行なうための割算回
路が、慢数ビットからなるデータを出力する出力側の回
路とこれを入力する入力側の回路との間の結線を、出力
側の回路の出力端を下位ビット側に所定ビット数シフト
させて入力側の回路の入力端に接続し、かつ出力側の回
路の最上位ビットを、入力側の回路の入力端のうち所定
ビット数シフトにより対応するビットの入力端を含めて
それよりも上位ビットの入力端のすべてに接続すること
により実現して構成されることを特徴とする。

作用 請求項１の誤差拡散処理回路によると、注目画素の画素
データはその最上位ビットが反転回路で反転されたのち
加算回路に与えられ、加算回路で符号伺き演算が行なわ
れる。したがって、加算回路の出力である補正値データ
のデータ語長の増加はない。

請求項２の誤差拡散処理回路によると、加算手段で符号
イ・ｊき演算が行なわれているからその出力である補正
値データの最上位ビットを単に反転するだけで、」１記
最大値または最小値との差か演算されることになる。

請求項３および請求項４の誤差拡散処理回路によると、
注目画素の画素データの最上位ビットと、誤差の総和を
表わす最上位ビットと、補正値データの最−上位ビット
との簡単な論理演算によって補正値データの閾値処理が
実現する。

請求項５の誤差拡散処理回路によると、入力側の回路と
出力側の回路との単なる結線のみで割算処理か実現され
る。

実施例 まず、誤差拡散法によって階調画像データを擬似階調２
値画像データに変換する原理について第１図を参照して
説明する。

画像を構成する多数の画素のうちの１つに着目し、これ
を注１」画素（第１図において■で示されている）とい
うことにする。注目画素の輝度をｆ　で表わす。この輝
度データは複数段階の階ｎ 調によって表わされる。たとえばｆ　は２５６段階ｎ （レベル）すなわち８ビツトで表現される。ｍ。

ｎはそれぞれ画素のＸ、Ｘ座標である。

この注目画素データｆ　は注目画素の周辺に生ｎ じた誤差ｅｍ−に、。−１を考慮して補正値下　に変換
ｎ される。既に誤差拡散法によって処理された画素につい
ての誤差データは誤差メモリにストアされている。誤差
メモリにストアされている誤差データのうち注目画素の
補正値作成のために用いられる誤差データは、注目画素
と同じＸ座標でかつ１つ前の（Ｘ座標が１つ小さい）画
素Ｐ１，０および２つ前の画素Ｐ　　、注目画素よりも
１つ２．０ 小さいＸ座標をもちかつＸ座標が１つ大きい画素Ｐ　　
　同じＸ座標の画素Ｐ　　およびＸ座標が−１，１”　
　　　　　　　　０，１ １つ小さい画素Ｐ　　、ならびに注目画素よりも１．１ ２つ小さいＸ座標をもちかっＸ座標が等しい画素Ｐ　　
における誤差データである。ここで画素を０．２ 表わす杓号Ｐの添字は注目画素を基準としてＸ。

Ｘ座標がいくつ小さいかを表わすものである。各画素を
Ｐ　と表現する。画素ＰｕのＸ、Ｙ座標は１＜ｆ！ ｍ’−１ｃ、ｎ−ρであるから２画素Ｐｌｄにおける誤
差データをｅｍ−に、ｎ−０と表現する。

これらの誤差データにはエラー・フィルタにおいて重み
付けかなされる。画素Ｐｋ、！の誤差データに対する重
み付けの係数をα妊とする。この係数α度は具体的には
１／４または１／８の値をとる。

注目画素データｆ　の補正値は次式にしたがっｍｎ て求められる。

ｍｎ この補正値ｆ　　は適当なスレシホールド・レベｎ ルで弁別され２値化される（閾値処理）。２値化された
データをｇ　で表わす。ｇ　はＨレベルまｍ　ＩＩ　　
　　　　　　　　　　　　　　　　ｍ　ｎた・はＬレベ
ルを表わすもので、１またはＯの値をとるものと考えて
もよいし１画素の輝度レベルの最大値または最小値をと
るものと考えてもよい。

いずれにしても以上の処理により注目画素について擬似
階調２値画素データが得られる。

注目画素についての誤差データは次式で算出され、誤差
メモリの対応場所に記憶される。

ｅ　　＝Ｔ　　−ｇ　　　　　　　　　　　　・・・（
２）ｍｎ　　　　　　ｍｎ　　　　　　ｍｎこの演算で
はｇ　は画素の輝度レベルの最大値ｎｎ または最小値（たとえば８ビツト表現では２５６または
０．後述する実施例では＋　１２７または−１２８）を
とる。

このご１差データは後続の画素データの補正値を第（１
）式にしたがって演算するときに用いられる。

第２図は誤差拡散処理回路の概略的構成を示すものであ
る。

注目画素の輝度データｆ　　（これを原画像画素データ
という）はたとえば８ビツトから構成され、その最−１
−位ビットのみが反転回路１５て反転される。最上位ビ
ットが反転された原画像画素データは加算器１１の一方
の入力端子に入力する。また原画像画素データの反転後
の最上位ビット（これをＡで表わす）は２値化判定回路
１２に入力する。

一方、後述するエラー・フィルタ回路１４で第（１）式
の第２項の演算か行なわれ、その結果、すなわち注目画
素の周辺に生じた所定のいくつかの誤差の総和データか
加算器１１の他方の入力端子に入力する。この誤差の総
和データの最上位ビット（これをＢで表わす）は２値化
判定回路１２に入力する。

加算器１１は、最上位ビットか反転された原画像の画素
データと誤差の総和データとを加算することにより第（
１）式の演算を行ない、その結果すなわち補正１直デー
タを出力する。この補正値データの最上位ビット（これ
をＣて表わす）は２値化判定回路１２に入力する。他方
、補正値データ最上位ビットか反転回路１６で反転され
る。この反転処理によって第（２）式の演算が行なわれ
、注目画素の誤差データか得られる。この誤差データは
誤差メモリ１３に転送されて対応記憶場所に記憶される
。

また誤差データはエラー・フィルタ回路１４にも転送さ
れる。

原画像画素データの最−Ｌ位ビットを反転回路１５て反
転することは、第３図の左半分に示されているように、
原画像画素データを符号付きデータに変換することを意
味する。原画像画素データか８ビツトで表゛わされると
すれば、このデータは０〜＋　２５５までの範囲にある
。その最上位ビット（ＭＳＢ）を反転すると、原画像画
素データの範囲が−１２８〜＋　１２７にシフトされる
。

後に分るようにエラー・フィルタ回路１４から出力され
る誤差の総和データもまた符号付きデータであり、その
とりつる範囲は−１２８〜＋　１２７である。このよう
な２つの符号付き８ビツト・データか加算器１１で加算
されると、その結果（補正値）は第３図の右半分に示す
ように、　　−２５８〜＋　２５５の範囲をとる。

符号付きビット・データの加算演算を行なうようにする
ことにより、加算結果もまた同一ビ・ソト数（８ビツト
）で表現される。したがって加算器１１のビット数を増
大させる必要はない。

注１」画素の誤差を求める演算は第（２）式からも分る
ように、補正値から画素データの最大値または最小値を
減算することにより達成される。ここで最大値は＋　１
２７のレベルに、最小値は−１２８のレベルにそれぞれ
設定されている。反転回路１６によって袖止値データの
最」二値ビットを反転することによりこの最大値または
最小値の減算処理か行なわれることになる。

このように減算回路を用いずに実質的な減算処理か達成
され、誤差データか得られるので、構成か簡素化される
とともに処理速度が速くなる。

２値化判定回路１２は入力する３つの１ビツト・データ
Ａ、Ｂ、Ｃのロジックによって最終的な出力すなわち擬
似階調２値画像データを演算するものである。この２値
化判定回路１２において演算されるロジックの真理値表
か第４図に示され、その具体的な論理回路例か第５図に
示されている。第４図においてＸ印は１でも０でもどち
らでもよいこと（不問）を示している。

このように２値化判定回路の構成もきわめて簡単となる
。

エラー・フィルタ回路１４は上述したように注目画素の
周辺の特定の６個の画素における誤差データに１／４ま
たは１／８の重みを付けてそれらの総和を演算するもの
である。重み付けにおける割算の演算は誤差データを構
成する各ビットを所定段数シフトすることにより達成さ
れ、このシフト処理は結線によって達成される。

第６図（Ａ）において、ｌ／４の割算処理は、データ・
バスまたはレジスタ４１の出力端のうち第２ピツトロ（
最下位ビットＬＳＢを第０ビツトとする）から第７ビツ
ト目（ＭＳＢ）をこれらのデータが入力するレジスタま
たは加算器４２の入力端のｍＯビット目（ＬＳＢ）から
第５ビツト目に接続し、かつデータ・バスまたはレジス
タ４１の第７ビツト目（これは符号を表わしている）を
レジスタまたは加算器４２の第６．７ビツト目にも接続
することにより達成される。

また１／８の割算処理は第６図（Ｂ）を参照して。

出力側のデータ・バスまたはレジスタ４１の出力端＝　
１６− のうち第３ビット目から第７ビツト目（ＭＳＢ）を入力
端のレジスタまたは加算器４２の入力端の第０ビット目
（ＬＳＢ）から第４ビツト目に接続し、かつデータ・バ
スまたはレジスタ４１の第７ビツト「１（これは符号を
表わしている）をレジスタまたは加算器４２の第５．６
．７ビツト目にも接続することにより達成される。

このようにして、別途に割算器を用意することなく誤差
データの重み付は演算が実行されるので、構成か簡素化
するとともに処理速度を高めることかできる。

第２図に示す誤差拡散処理回路は、一定の周期で順次入
力する原画像画素データに対して、同じ周期で上述した
ご；差拡散処理すなわち擬似階調２値画像データの作成
処理を行なう。したがって。

エラー・フィルタ回路１４もまた上記の一定周期で誤差
の総和演算処理を行なう。

第７図はエラー・フィルタ回路１４の具体的構成の一例
を示している。この回路では誤差データの転送を行なう
ための制御ライン、その他の制御ラインの図示か省略さ
れている。

エラー・フィルタ回路１４は６個のレジスタ２２〜２６
、２８と５個の加算器３１〜３５とを備えている。６個
のレジスタ２２〜２６．２８をそれぞれＢ、Ｃ，Ｄ。

Ｅ、Ｆ、Ｈレジスタと呼ぶことにする。これらのレジス
タは、注目画素の周辺の６個の画素における誤差データ
とそれぞれ一時的に記憶するものであり１分りやすくす
るために、第１図に示す誤差メモリ上の画素の配置と同
じ配置で６個のＢ。

Ｃ，Ｄ、Ｅ、Ｆ、Ｈレジスタが図示されているとともに
２画素を示ずＰ　　の符号が各レジスタ内に１ｇ にカッコ書きで示されている。

先行する１つ前の処理周期で算出された誤差はＢレジス
タ２２に直接に転送されてストアされている。Ｂレジス
タ２２にストアされていた誤差データはＣレジスタ２３
に転送されている。また、　Ｄ、　　Ｅレジスタ２４．
２５にそれぞれストアされていた誤差データはＥ、Ｆレ
ジスタ２５．２６にそれぞれ転送されてストアされてい
る。さらに、Ｄ、Ｈレジスタ２４、２８に対応する画素
の誤差データが誤差メモリ１３から読出されこれらのレ
ジスタにそれぞ゛れストアされている。

この状態で、Ｂレジスタ２２の誤差データが第６図（Ａ
）に示した結線によって１７４に割算されて加算器３１
に入力するとともに、Ｃレジスタ２３の誤差データが第
６図（Ｂ）に示した結線によって１／８に割算されて加
算器３１に与えられ、加算器３１において１３７４　＋
Ｃ／８の加算処理か行なわれる（ここでＢ、ＣはＢ、Ｃ
レジスタの誤差データを表わす。

以ド同７じ）。

同じように加算器３２でＤ／８　十Ｂ／４の加算が。

加算器３３でＦ／８　＋ｌ］／８の加算がそれぞれ行な
われる。

そして、加算器３１と３２の加算結果が加算器３４で加
算され、加算器３３と３４の加算結果が加算器３５で加
算されることにより、誤差の総和が加算器３５から出力
される。

エラー・フィルタ回路１４から出力される誤差の総和と
入力する原画像画素データとの加算処理が加算器１１で
行なわれ、補正値データとともに注目画素の誤差データ
が生成されるのは上述した通りである。

そして今回の周期において入力する原画像画素データに
ついての誤差データが生成されると、上述したようにＢ
レジスタ２２のデータがＣレジスタ２３に転送されたの
ち、この新たな誤差データがＢレジスタ２２に転送され
てストアされるのは上述した通りである。またり、Ｅレ
ジスタ２４．２５のデータがＥ、Ｆレジスタ２５．２８
にそれぞれ転送され。

Ｄ、Ｈレジスタ２４．２８には次の対応する画素の誤差
データが誤差メモリ１３から読出されてセットされる。

このように、処理周期ごとにレジスタ間のデータの転送
によって誤差データの更新を行なっているので、誤差メ
モリ１３から読出すべき誤差データはり、Ｈレジスタに
ストアすべきもので足り、誤差メモリ１３からのデータ
読出し時間を短縮して処理速度を向上させることかでき
る。

破線で示すようにＨレジスタ２８の前段にＣレジスタ２
７を設け、１画素分先の画素の誤差データを誤差メモリ
１３から読出してＣレジスタ２７に転送するようにして
もよい。このようにすると、Ｄレジスタ２４とＣレジス
タ２７に転送すべき誤差データの誤差メモリにおけるＹ
方向アドレスが一致するので、アドレス指定処理を簡略
化することができる。

第７図においては１／４またはｌ／８の割算処理がレジ
スタから加算器へのデータ転送時に行なわれるように結
線されているが、レジスタからレジスタへの転送時（こ
の場合には１／２の割算処理のための結線も必要となろ
う）やデータ・バスからレジスタへの転送時に行なわれ
るように結線することもできるのは、第６図（Ａ）　、
　（Ｂ）を用いて示した通りである。

この発明はモノクロ画像に対してもＲＧＢカラー画像に
対しても同様に適用することができるのはいうまでもな
い。

発明の効果 請求項１の誤差拡散処理回路によると、加算回路でね号
付き演算か行なわれ、加算回路の出力である補正値デー
タのデータ語長の増加がないので、加算回路の出力であ
る補正値データの閾値処理を行なう２値化回路の回路規
模の縮小化を図り、処理の高速化を達成できる。

請求項２の誤差拡散処理回路によると、加算手段の出力
である補正値データの最上位ビットを反転回路を設けて
単に反転するだけで、上記最大値または最小値との差が
演算されることになり、構成がきわめて簡素になるとと
もに高速演算が実現される。

請求項３および請求項４の誤差拡散処理回路によると、
注目画素の画素データの最上位ビットと、誤差の総和を
表わす最上位ピッＩ・と、補正値データの最上位ビット
との簡単な論理演算によって補正値データの閾値処理か
実現するので、２値化手段の回路規模を大幅に縮小して
演算速度を高めることが可能となる。

請求項５の誤差拡散処理回路によると、入力側の回路と
出力側の回路との単なる結線のみで割算処理が実現され
るので１回路構成が簡素化されかつ処理速度も速くする
ことができる。

【図面の簡単な説明】

第１図は誤差拡散法による２値画像データ生成のｌＪ％
理を示す説明図である。 第２図はこの発明の実施例の誤差拡散処理回路の全体を
示すフロック図である。 第３図は符号付き演算におけるデータ領域を示す図であ
る。 第４図は２値化判定回路の動作を示す真理値表であり、
第５図は同回路の一例を示す回路図である。 第６図（Ａ）　、　　（Ｂ）は結線によって割算を行な
うことを説明するためのもので、同図（Ａ）は１／４の
割算を、同図（Ｂ）は１／８の割算をそれぞれ行なう結
線を示している。 第７図はエラー・フィルタ回路の具体的構成の一例を示
すブロック図である。 １１・・加勢器、１２・・２値化判定回路。 １３・誤差メモリ。 １４・・エラー・フィルタ回路。 １５、１８・・・反転回路、２２〜２８・・レジスタ。 ３１〜３５・・加算器、４１・・・入力側の回路。 ４２・・・出力側の回路。 以　　上 出願人　　　日本電気ホームエレク トロニクス株式会社

Claims (5)

【特許請求の範囲】
1. （１）注目画素の周辺の所定複数個の画素における誤差
   データの重み付き総和を算出する誤差総和演算手段、 注目画素の画素データと上記誤差総和演算手段で演算さ
   れた誤差の総和を表わすデータとを加算して補正値デー
   タを算出する加算手段、 上記加算手段から得られる補正値データと、画素データ
   のとりうる最大値または最小値との差を注目画素の誤差
   データとして算出する減算手段、および 少なくとも上記加算手段から得られる補正値データを用
   いて閾値処理をすることにより２値画像データを作成し
   て出力する２値化手段を備え、上記加算手段が、注目画
   素の画素データの最上位ビットを反転する反転回路と、
   最上位ビットが反転された上記画素データと上記の誤差
   の総和を表わすデータとを加算する加算回路とから構成
   されることを特徴とする誤差拡散処理回路。
2. （２）上記減算手段が、上記補正値データの最上位ビッ
   トを反転する反転回路である、特許請求の範囲第（１）
   項に記載の誤差拡散処理回路。
3. （３）上記２値化手段が、注目画素の画素データの反転
   後の最上位ビットと、上記誤差の総和を表わすデータの
   最上位ビットと、上記補正値データの最上位ビットとを
   入力とする論理回路である、特許請求の範囲第（１）項
   または第（２）項に記載の誤差拡散処理回路。
4. （４）注目画素の周辺の所定複数個の画素における誤差
   データの重み付き総和を算出する誤差総和演算手段、 注目画素の画素データと上記誤差総和演算手段で演算さ
   れた誤差の総和を表わすデータとを加算して補正値デー
   タを算出する加算手段、 上記加算手段から得られる補正値データと、画素データ
   のとりうる最大値または最小値との差を注目画素の誤差
   データとして算出する減算手段、および 少なくとも上記加算手段から得られる補正値データを用
   いて閾値処理をすることにより２値画像データを作成し
   て出力する２値化手段を備え、上記２値化手段が、注目
   画素の画素データの反転後の最上位ビットと、上記誤差
   の総和を表わすデータの最上位ビットと、上記補正値デ
   ータの最上位ビットとを入力とする論理回路であること
   を特徴とする誤差拡散処理回路。
5. （５）上記誤差総和演算手段において各誤差データに重
   み付けを行なうための割算回路が、複数ビットからなる
   データを出力する出力側の回路とこれを入力する入力側
   の回路との間の結線を、出力側の回路の出力端を下位ビ
   ット側に所定ビット数シフトさせて入力側の回路の入力
   端に接続し、かつ出力側の回路の最上位ビットを、入力
   側の回路の入力端のうち所定ビット数シフトにより対応
   するビットの入力端を含めてそれよりも上位ビットの入
   力端のすべてに接続することにより実現して構成される
   ことを特徴とする、特許請求の範囲第（１）項から第（
   ４）項のいずれか１項に記載の誤差拡散処理回路。