JPH01295476A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH01295476A JPH01295476A JP12649188A JP12649188A JPH01295476A JP H01295476 A JPH01295476 A JP H01295476A JP 12649188 A JP12649188 A JP 12649188A JP 12649188 A JP12649188 A JP 12649188A JP H01295476 A JPH01295476 A JP H01295476A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wires
- layer
- wiring board
- printed wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 58
- 238000009413 insulation Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 29
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011176 pooling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、プリント配線板に関するものである。さら
に詳しくは、この発明は、外形加工後の端部で露出する
導体線の短絡を防止する回路設計法による単層または多
層のプリント配線板に関するものである。
に詳しくは、この発明は、外形加工後の端部で露出する
導体線の短絡を防止する回路設計法による単層または多
層のプリント配線板に関するものである。
（従来の技術）
従来より、導体線を配してプリント配線板の回路形成を
行うにあたり、樹脂積層板に配した導体線に電解または
無電解メツキを施す前にドリル加工によってスルーホー
ルの穴あけや、プラスチックキャリア（ＰＧＡ、ＬＣＣ
等）のように半導体チップ搭載用のキャビティ段差部を
形成すること、さらにはプレス加工等によって外形加工
することが行われてきている。
行うにあたり、樹脂積層板に配した導体線に電解または
無電解メツキを施す前にドリル加工によってスルーホー
ルの穴あけや、プラスチックキャリア（ＰＧＡ、ＬＣＣ
等）のように半導体チップ搭載用のキャビティ段差部を
形成すること、さらにはプレス加工等によって外形加工
することが行われてきている。
たとえば第３図に示したように２層の樹脂積層板（ア）
（イ）を用いての多層配線板においては、金属箔をエ
ツチングして導体線（つ）パターンを形成した後に、ド
リル加工等によって半導体チップ搭載用の段差部（１）
やスルーホール（オ）を形成し、これらの外形加工によ
って露出した導体線（つ） （力）を電解または無電解
メツキして所要のプリント配線板とすることが行われて
いる。
（イ）を用いての多層配線板においては、金属箔をエ
ツチングして導体線（つ）パターンを形成した後に、ド
リル加工等によって半導体チップ搭載用の段差部（１）
やスルーホール（オ）を形成し、これらの外形加工によ
って露出した導体線（つ） （力）を電解または無電解
メツキして所要のプリント配線板とすることが行われて
いる。
（発明が解決しようとする課題）
しかしながら、近年の配線パターンの高密度化にともな
って、従来の外形加工によって導体線の露出端部におい
て短絡するという問題が生じはじめている。
って、従来の外形加工によって導体線の露出端部におい
て短絡するという問題が生じはじめている。
たとえば第３図のＡ−Ａ’部を示した第４図に見ること
かできるように、導体線（つ）の相互の間隔は縮小し、
また配線板の薄型化にとらなう絶縁層（キ）の厚さの低
減により層間での導体線（つ）（力）の間隔も縮小して
いる。このため、このような配線パターンの高密度化の
状況のおいては、ドリル加工あるいはプレス加工等の外
形加工により、外形端部での導体線（つ）（力）は、微
少のそりや樹脂積層板からの剥離、さらにはゆがみ、変
形等による相互の短絡を生じやすい。
かできるように、導体線（つ）の相互の間隔は縮小し、
また配線板の薄型化にとらなう絶縁層（キ）の厚さの低
減により層間での導体線（つ）（力）の間隔も縮小して
いる。このため、このような配線パターンの高密度化の
状況のおいては、ドリル加工あるいはプレス加工等の外
形加工により、外形端部での導体線（つ）（力）は、微
少のそりや樹脂積層板からの剥離、さらにはゆがみ、変
形等による相互の短絡を生じやすい。
このような導体線の短絡はプリント配線板の桟面にとっ
て重大な障害となるものであり、この短絡防止のための
回路設計法に基づく新しいプリン１〜配線板の実現が望
まれていた。
て重大な障害となるものであり、この短絡防止のための
回路設計法に基づく新しいプリン１〜配線板の実現が望
まれていた。
この発明は、以上の通りの事＝ｈ１に雪みてなされたも
のであり、従来のプリント配線板における外形加工にと
もなう端部での導体線の短絡という課題を解決し、配線
パターンの高密度化にともなう新しい回路設計法に基づ
く、導体線の短絡を防止することのできるプリント配線
板を提供することを目的としている。
のであり、従来のプリント配線板における外形加工にと
もなう端部での導体線の短絡という課題を解決し、配線
パターンの高密度化にともなう新しい回路設計法に基づ
く、導体線の短絡を防止することのできるプリント配線
板を提供することを目的としている。
（課題を解決するための手段）
この発明は、上記の課題を解決するために、プリント配
線板の外形端部において、同一層の導体線の相互の間隔
を略均等に配し、および／よたは隣接する層の導体線の
絶縁間隔を２層間の絶縁層の厚み以上としてなることを
特徴とするプリント配線板を提供する。
線板の外形端部において、同一層の導体線の相互の間隔
を略均等に配し、および／よたは隣接する層の導体線の
絶縁間隔を２層間の絶縁層の厚み以上としてなることを
特徴とするプリント配線板を提供する。
同一層における導体線の間隔は、その全てについて、あ
るいはある特定のユニット毎に略均等にすることができ
る。この後者の例としては、たとえば隣接するスルーホ
ールから引出した導体線の間を一つのユニットとみなし
、この間にある導体線の存在によって形成される相互間
隔を略均等とすることが例示される。
るいはある特定のユニット毎に略均等にすることができ
る。この後者の例としては、たとえば隣接するスルーホ
ールから引出した導体線の間を一つのユニットとみなし
、この間にある導体線の存在によって形成される相互間
隔を略均等とすることが例示される。
また２層間の導体線の間隔については上層の導体線の直
下に下層の導体線が配置されないように回路設計するこ
とを特徴としている。
下に下層の導体線が配置されないように回路設計するこ
とを特徴としている。
（作 用）
この発明においては、同一層の導体線の間隔を略均てり
・とすることにより、外形加工にとらなう外形端部での
導体線のそりや変形による相互の短絡の確率を低下させ
る。またメツキ時の液だまりの不均等発生による短絡も
防止する。
・とすることにより、外形加工にとらなう外形端部での
導体線のそりや変形による相互の短絡の確率を低下させ
る。またメツキ時の液だまりの不均等発生による短絡も
防止する。
また層間の導体線の間隔を絶縁層の厚みより大きくする
ことにより、導体線が上下に重複する配；テとなること
を避け、外形加工による短絡の危険性を回避する。
ことにより、導体線が上下に重複する配；テとなること
を避け、外形加工による短絡の危険性を回避する。
次に実施例を示してこの発明のプリント配線板について
さらに詳しく説明する。
さらに詳しく説明する。
（実施例）
第１図に示したように、樹脂積層板（１）（２＞からな
る２層の配線基板を作製し、金属箔のエツチングによっ
て導体線を形成した。プレス加工によって外形加工し、
端部に導体線を露出させた。
る２層の配線基板を作製し、金属箔のエツチングによっ
て導体線を形成した。プレス加工によって外形加工し、
端部に導体線を露出させた。
この場合、あらかじめ加工の端部となる部分の導体線に
ついて、上部層（１）の同一層にある導体線（３）（４
）（５）（６）（７）の相互の間隔（ａ）は均等に配置
した。
ついて、上部層（１）の同一層にある導体線（３）（４
）（５）（６）（７）の相互の間隔（ａ）は均等に配置
した。
この導体線（３）（４）（５）（６）（７）の端部以前
ではその相互の間隔（ｂ）（ｃ）（ｄ）は相違していた
が、外形端部においてはその間隔（ａ）を均等になるよ
うに設計した。
ではその相互の間隔（ｂ）（ｃ）（ｄ）は相違していた
が、外形端部においてはその間隔（ａ）を均等になるよ
うに設計した。
また、上部層（１）と下部層（２）との２層間の絶縁間
隔（１）（１２）は、絶縁層の厚さ（１，ｏ）よりも大
きくなるように設計した。このため、下部層（２）の露
出導体線（８）（９）は、上部層（１）の導体線（３）
（４）（５）（６）（７）のいずれの直下にも位置して
いない。
隔（１）（１２）は、絶縁層の厚さ（１，ｏ）よりも大
きくなるように設計した。このため、下部層（２）の露
出導体線（８）（９）は、上部層（１）の導体線（３）
（４）（５）（６）（７）のいずれの直下にも位置して
いない。
以上のような回路設計とすることにより、導体線（３）
（４）（５）（６）（７）の相互の短絡と、これら導体
線と、下部層（２）の導体線（８）（９）との上下の短
絡は回避される。
（４）（５）（６）（７）の相互の短絡と、これら導体
線と、下部層（２）の導体線（８）（９）との上下の短
絡は回避される。
導体線（３）（４）（５）（６）（７）の間隔を（ｂ）
（ｃ）（ｄ）のままとする場合には、短絡の生じる割合
ははるかに大きい。また、し ≧１ ．１ とする場
合にも、導体線の上下での短絡の危険性は大きい、たと
えば、ｔｏか０．５關以下の場合には、ｔｌ、ｔ２は０
．５ＩＩＩＩ以上とすることが実際上の目安になる。
（ｃ）（ｄ）のままとする場合には、短絡の生じる割合
ははるかに大きい。また、し ≧１ ．１ とする場
合にも、導体線の上下での短絡の危険性は大きい、たと
えば、ｔｏか０．５關以下の場合には、ｔｌ、ｔ２は０
．５ＩＩＩＩ以上とすることが実際上の目安になる。
第２図は、他の実施例を示したものである。この例にお
いては、第１図の導体線（８）（９）のようには大きく
露出した下部層の導体線はなく、外形端部に導体線（１
０）（１１）（１２＞の端面のみが露出している。
いては、第１図の導体線（８）（９）のようには大きく
露出した下部層の導体線はなく、外形端部に導体線（１
０）（１１）（１２＞の端面のみが露出している。
この例では、上部層の導体線の間隔は、スルーホール間
のユニットにより区別し、間隔（ｅ）（ｆ）としている
、導体線の間隔（ｅ）（ｆ）は各々が均等になるように
している。また、第１図に示した例と同様にり、ｔ２．
ｔ３のいずれらし。よりは大きい。
のユニットにより区別し、間隔（ｅ）（ｆ）としている
、導体線の間隔（ｅ）（ｆ）は各々が均等になるように
している。また、第１図に示した例と同様にり、ｔ２．
ｔ３のいずれらし。よりは大きい。
（発明の効果）
この発明のプリント配線板により、外形加工にともなう
外形端部での導体線（メツキ用リード＃２）の短絡は防
止される。外形加工による導体線の外形端部での物理的
変形による短絡の危険性が低減され、さらには、メツキ
処理による液だまりの不均等発生によっての導体線の短
絡をも防止することが可能となる。
外形端部での導体線（メツキ用リード＃２）の短絡は防
止される。外形加工による導体線の外形端部での物理的
変形による短絡の危険性が低減され、さらには、メツキ
処理による液だまりの不均等発生によっての導体線の短
絡をも防止することが可能となる。
第１図は、この発明の一実施例を示した斜視図である。
第２図は、他の実施例を示した斜視図である。
第３図および第４図は、従来の外形加二り後の状態を示
した断面図と部分斜視図である。 １．２・・・樹脂槽層板 ３．４，５，６．７・・・導体線（上部層）８．９・・
・導体線（下部層） １０．１１．１２・・・導体線（下部層）代理人 弁理
士 西 澤 利 火弟１図 第 ２ 図 第３図 第 ４ 図
した断面図と部分斜視図である。 １．２・・・樹脂槽層板 ３．４，５，６．７・・・導体線（上部層）８．９・・
・導体線（下部層） １０．１１．１２・・・導体線（下部層）代理人 弁理
士 西 澤 利 火弟１図 第 ２ 図 第３図 第 ４ 図
Claims (3)
- （１） プリント配線板の外形端部において、同一層の
導体線の相互の間隔を略均等に配し、および／または隣
接する層の導体線の絶縁間隔を２層間の絶縁層の厚み以
上としてなることを特徴とするプリント配線板。 - （２） 絶縁層の厚みが０．５以下の２層間の絶縁間隔
を０．５ｍｍ以上としてなる請求項（１）記載のプリン
ト配線板。 - （３） 隣接するスルーホールから引出した導体線の間
に他の導体線を配した回路において、導体線相互の間隔
が略均等である請求項（１）記載のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126491A JPH0752784B2 (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126491A JPH0752784B2 (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01295476A true JPH01295476A (ja) | 1989-11-29 |
| JPH0752784B2 JPH0752784B2 (ja) | 1995-06-05 |
Family
ID=14936525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126491A Expired - Fee Related JPH0752784B2 (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752784B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003015484A1 (en) * | 2001-08-03 | 2003-02-20 | Sandisk Corporation | Card manufacturing technique and resulting card |
| JP2013511137A (ja) * | 2009-11-12 | 2013-03-28 | エーティーアイ・テクノロジーズ・ユーエルシー | オフセットされたビアを伴う回路板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194370U (ja) * | 1984-11-26 | 1986-06-18 | ||
| JPS6194369U (ja) * | 1984-11-26 | 1986-06-18 |
-
1988
- 1988-05-24 JP JP63126491A patent/JPH0752784B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194370U (ja) * | 1984-11-26 | 1986-06-18 | ||
| JPS6194369U (ja) * | 1984-11-26 | 1986-06-18 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003015484A1 (en) * | 2001-08-03 | 2003-02-20 | Sandisk Corporation | Card manufacturing technique and resulting card |
| US6597061B1 (en) | 2001-08-03 | 2003-07-22 | Sandisk Corporation | Card manufacturing technique and resulting card |
| US7022547B2 (en) | 2001-08-03 | 2006-04-04 | Sandisk Corporation | Card manufacturing technique and resulting card |
| US7169640B2 (en) | 2001-08-03 | 2007-01-30 | Sandisk Corporation | Card manufacturing technique and resulting card |
| KR100924238B1 (ko) * | 2001-08-03 | 2009-10-30 | 쌘디스크 코포레이션 | 카드 제조 기법 및 이에 의한 카드 |
| JP2013511137A (ja) * | 2009-11-12 | 2013-03-28 | エーティーアイ・テクノロジーズ・ユーエルシー | オフセットされたビアを伴う回路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752784B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874329B2 (ja) | 多層印刷配線板の製造方法 | |
| US11277925B2 (en) | Wiring board and method for manufacturing the same | |
| CN1260909A (zh) | 顺序制作的集成电路封装 | |
| JP4319976B2 (ja) | 多層プリント配線板及びその製造方法 | |
| KR100736633B1 (ko) | 보강 기판 및 제조 방법 | |
| TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
| JP2013106034A (ja) | プリント回路基板の製造方法 | |
| TWI650049B (zh) | 印刷配線板及其製造方法 | |
| JP2005191100A (ja) | 半導体基板及びその製造方法 | |
| JPH01295476A (ja) | プリント配線板 | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| JPH10135648A (ja) | 多層プリント配線板 | |
| KR100674305B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH09130013A (ja) | プリント配線板の製造方法、多数個どり用基板 | |
| JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JP2891122B2 (ja) | プリント配線板 | |
| JPS6338878B2 (ja) | ||
| KR20240045408A (ko) | 회로기판에 있어 도금 편차를 줄이는 방법 | |
| JPH05335740A (ja) | プリント配線板及びその製造方法 | |
| JP2003186200A (ja) | 多層配線基板の多面付け方法、多面付け露光マスク及びそれらを用いた多層配線基板の製造方法 | |
| JPH05175651A (ja) | プリント配線板の製造方法 | |
| JP2001007453A (ja) | プリント配線基板及びその製造方法 | |
| JP2004063939A (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2007250698A (ja) | メタルコアプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |