JPH01292936A

JPH01292936A - ２重化パケツト交換機

Info

Publication number: JPH01292936A
Application number: JP63121715A
Authority: JP
Inventors: Naohiko Ozaki; 小崎　尚彦; Noboru Endo; 昇遠藤; Hiroshi Kuwabara; 弘桑原; Makoto Mori; 誠森; Yoshito Sakurai; 櫻井　義人
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-05-20
Filing date: 1988-05-20
Publication date: 1989-11-27
Anticipated expiration: 2012-12-03
Also published as: JP2685494B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、高速パケット交換機に係り、特に各パケット
交換機を非同期で動作させるのに好適な２重化パケット
交換機に関する。

〔従来の技術〕

２重化された従来のパケット交換機は１両系とも同期し
て動作していたため、一方から他方への切り替えを行っ
てもパケットデータの紛失は生じなかった。しかしなが
ら、パケット交換機が高速化すると、両系を同期させる
ことが困難となる。

〔発明が解決しようとする課題〕

パケット交換機が高速化し両系が非同期で動作せざるを
得なくなると、２重化切り替え時にパケットデータ紛失
の可能性がある。

本発明の目的は、非同期で動作する交換機を切り替えた
場合でもパケットデータ紛失が起こらない２重化パケッ
ト交換機を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明では２重化したパケッ
ト交換機のうちで待機系のパケット交換機に遅延回路を
挿入する。

〔作用〕

待機系のパケット交換機に遅延回路を挿入すれば、両系
同時にパケットデータが通過しても、使用中のパケット
交換機を１通ったパケットデータより、待機系パケット
交換機を通ったパケットデータの方が早く転送されるの
を防ぐことができる。

従って、この状態で２重化切り替えを行なっても使用中
のパケット交換機のパケットデータが転送される前に待
機系パケット交換機のパケットデータが転送されること
はないので、パケットデータの紛失を防止できる。

〔実施例〕

以下、本発明の実施例について第１図〜第５図を参照し
て説明する。

第１図は２重化したパケットスイッチの１例であり、パ
ケットデータは、パケットデータ入力端子１ａ、ｌｂ、
・・・、ＩＮを通り、入力分離回路３ａ、３ｂ、・・・
、３Ｎでそれぞれ２つの出力線に出力され、２つのパケ
ットスイッチ（ＳＷＩ。

５Ｗ２）４ａ、４ｂに入力される。ＳＷＩとＳＷ２から
出力されるパケットデータは、出力併合回路５ａ、５ｂ
、・・・、５Ｎに入力され、どちらか一方のパケットデ
ータがパケットデータ出力端子６ａ。

６ｂ、・・・、６Ｎに出力される。切り替え制御回路２
は、診断等のために定期的にＳＷｌからＳＷ２に切り替
える場合や、もし、出力併合回路がＳＷｌのパケットデ
ータを出力している間に、ＳＷＩに障害が検出された場
合、出力併合回路がＳＷ２のパケットデータを出力する
ように制御する。逆に、定期切り替えによるＳＷ２から
ＳＷＩの切り替えの場合や、ＳＷ２のパケットデータ出
力時にＳＷ２の障害が検出された場合には、ＳＷＩのパ
ケットデータが出力されるように制御する。

ところで、パケットスイッチＳＷＩ、ＳＷ２が高速な処
理を行っている場合、パケットデータ入力端子から入力
された１つのパケットデータが２つに分かれて、ＳＷＩ
、ＳＷ２を通過すると、出力併合回路への到着時刻は一
致するとは限らない。

これは、ＳＷＩとＳＷ２を通過するパケットデータの遅
延時間が、入力分離回路からＳＷＩ、ＳＷ２までの距離
や、出力併合回路からＳＷＩ、ＳＷ２までの距離によっ
て変わるためである。従って。

仮にＳＷＩを使用している状態で、ＳＷＩよりもＳＷ２
の出力パケットの方が回路５に早く到着していたと仮定
すると、ＳＷＩからＳＷ２に切り替えた場合にＳＷ２か
ら既に出力されていたパケットデータが紛失することに
なる。このことは、ＳＷ２を使用中のときＳＷ２よりＳ
ＷＩのパケットデータが早く到着している場合にも同様
である。

この紛失を防ぐには、現在使用中のパケットスイッチよ
りも待機系パケットスイッチが遅れてパケットデータを
出力できるようにすればよい、このためには１例えば、
入力分離回路において、待機系パケットスイッチへ行く
出力線に遅延回路を入れれば良い。

第２図は、入力分離回路３ａの１実施例である。

パケットデータは、パケットデータ入力端子３０１を通
り、ＦＩＦＯバッファ３０２に入力される。

ここで２つの方向に分かれ、待機系ＳＷへ行くパケット
データは遅延回路３０５を通して、２×２スイツチ３０
６へ、使用中のスイッチへ行くパケットデータは、直接
２×２スイツチ３０６へ行く。

２Ｘ２スイツチ３０６では、使用中のスイッチへ行く出
力端子（３０７または３０８）とＦＩＦＯバッファ３０
２の出力を接続し、待機系スイッチの出力端子（３０８
または３０７）を遅延回路３０５の出力と接続する。制
御回路３０４は、診断等のための定期切り替え時や使用
中のパケットスイッチ障害時に、第３図で示す動作をす
る。すなわち、切り替え制御回路２（第１図）から、Ｓ
Ｗの切り替え命令を受信したとき、ＦＩＦＯバッファ３
０２の出力を停止する。次に、遅延回路３０５のデータ
を全て出力させ、これを確認したら、２Ｘ２スイツチ３
０６を切り替え、ＦＩＦ○バッファ３０２を出力させる
。これにより、パケットデータを紛失することなく、使
用中でないスイッチに対して遅延回路を入れて、ＳＷの
切り替えを実行することができる。

第４図は、入力分離回路３ａの他の実施例を示す、この
例では、１段の遅延回路（３１１ａ。

３１１ｂ、、３１１ｃ、３１１ｄ）により、１パケツト
データ（パケットデータは固定長となる）分だけ遅延で
きるようにし、待機系ＳＷは、使用中のＳＷより２パケ
ツトデ一タ分の遅延が生ずるようにする。ＳＷＩが使用
中であると仮定すると、パケットデータ入力端子３０１
は、セレクタ１（３１３ａ）の入力Ｃを介してＳＷＩの
出力端子３０７に直接結合され、一方、パケットデータ
入刃端子３０１は遅延回路３１１ｃと３１１ｄ、セレク
タ２（３１３ｂ）の入力ａを介してＳＷ２の出力端子３
０８に結合される。逆に、ＳＷ２が使用中であれば、パ
ケットデータ入力端子３０１はセレクタ２の入力Ｃを介
してＳＷ２の出力端子３０８に直接結合され、パケット
データ入力端子３０１は遅延回路３１１ａと３１１ｂ、
セレクタ１の入力ａを介してＳＷｌの出力端子３０７に
接続される。

制御回路３１２は、使用中のＳＷの障害時に、第５図に
示すよう動作する。すなわち、切り替え制御回路２（第
１図）から、ＳＷｌからＳＷ２への切り替え命令を受け
ると、セレクタ１をＣからａに切り替える。この場合、
切り替え時に遅延回路３１１ａと３１１ｂを通過中の２
つのパケットデータは出力されないようにし、切替え後
にそれらのパケットデータを出力させる。セレクタ２で
は、遅延回路３１１ｄにパケットデータが存在しないこ
とを検出したとき、入力ａを入力すに切り替える。また
、遅延回路３１１ｃにパケットデータが存在しないこと
を確認したら、セレクタ２の入力をｂからＣに切り替え
る。ＳＷ２からＳＷＩへ切り替える場合も、同様な動作
を行なう、これにより、パケットデータの紛失を防止す
ることができる。なお、通常の装置では、パケットデー
タ２個分の遅延を設けれｉｔ、２つのスイッチ間のパケ
ットデータの前後関係を充分に制御できると考えられる
が、具体的に何パケット分の遅延回路を与えるかは設計
上の問題であり、遅延回路の段数は本発明にとって本質
的なものではない。

入力分離回路３８〜３Ｎ（第１図）で待機中のＳＷ側に
遅延回路を設けることにより、使用中ＳＷのパケットデ
ータを待機中ＳＷのパケットデータより確実に早く出力
併合回路５ａ〜５ｂに転送できるため、この状態でＳＷ
を切り替えてもパケットデータの紛失のおそれは無い。

しかし、使用中のＳＷのパケットデータの方が、早く出
力併合回路へ転送されるため、待機中のＳＷに切り替え
るタイミング次第で、同一のパケットデータが重複して
出力併合回路へ転送される可能性がある。

これは、パケットデータを受信する側で、重複するパケ
ットデータを廃棄する方法を採ればよい。

上記重複パケットの廃棄は、以下に述べるように、出力
併合回路で行なうようにしてもよい。

例えば、第１図のＳＷＩ、ＳＷ２で出力多重論理番号毎
に順序番号を付加し、出力併合回路５８〜５Ｎの部分で
順序番号を監視しながら余分なパケットデータを廃棄す
る。第６図は出力併合回路５ａの１実施例であり、ＳＷ
ＩとＳＷ２からのパケットデータのうち、切り替え制御
回路２（第１図）によって選ばれたパケットデータがセ
レクタ５０４を通して情報分離回路５０５に入力される
。

情報分離回路５０５では、パケットデータは、ＳＷＩ、
ＳＷ２に入力されたときにパケットデータ情報に付加さ
れた順序番号と、パケットデータ情報とに分離される。

また、情報分離回路５０５から出力制御テーブル５０６
に出力多重論理番号を出力し、出力制御テーブルでは、
出力多重論理番号に対応して次に出力すべき出力順序番
号Ａを判定回路５１２に通知する。もし、順序番号Ｂよ
り出力順序番号Ａが大きければ、以前に出力したことの
あるパケットデータが再び通過していると判断する。こ
の場合、パケットデータ情報は、ゲート５１３から出力
しないように判定回路５１２によって制御される。逆に
、順序番号Ｂと出力順序番号Ａとが等しいか、または、
ＢよりＡが小さいときは、また１通過したことのないパ
ケットデータが通過中と判断し、ゲート５１３はパケッ
トデータ情報を出力する。この時順序番号Ｂを１だけ加
算器５０８で加え、ゲート５０７を通して、出力制御テ
ーブルの出力順序番号を更新する。このようにすれば、
２重化切り替え時に発生する可能性のある２個の同じパ
ケットデータを２回出力することを防止することができ
る。なお、パケットデータのヘッダに出力多重論理番号
がなく、送信元アドレスと受信先アドレスがある場合に
は、送信元アドレスと受信先アドレスに対応して順序番
号を付ければよい。

〔発明の効果〕

本発明によれば、２重化したパケットスイッチで、待機
系パケットスイッチに遅延回路を入れることにより、使
用中のパケットスイッチから出力されたパケットデータ
の方が待機系から出力されたパケットデータより早く出
力回路に到着するようにしている。従って、２つのパケ
ットスイッチを切り替えても、待機系からの既出力パケ
ットデータが紛失するおそれはなく、高速化された２重
系パケット交換機において極めて有効となる。

【図面の簡単な説明】

第１図は本発明による２重化したパケットスイッチの全
体構成図、第２図と第４図は入力分離回路３の実施例を
示す図、第３図は、第２図に示した実施例における制御
手順を示すフローチャート、第５図は、第４図に示した
実施例における制御手順を示すフローチャート、第６図
は、出力併合回路５の１実施例を示すブロック図である
。１ａ〜ＩＮ・・・パケットデータ入力端子、２・・・切
り替え制御回路、３ａ〜３Ｎ・・・入力分離回路、４ａ
・・・パケットスイッチＳＷＩ、４ｂ・・・パケットス
イッチＳＷ２．５８〜５Ｎ・・・出力併合回路、６ａ〜
６Ｎ・・・パケットデータ出力端子。

Claims

【特許請求の範囲】

１、入力分離回路と、第１、第２のパケットスイッチと
、出力併合回路とから構成される２重化パケット交換機
において、上記第１、第２のパケットスイッチのうち待
機系となるパケットスイッチの入力側、または出力側に
遅延回路を挿入したことを特徴とする２重化パケット交
換機。