JPH01283869A - 半導体集積回路用バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路装置に組み込まれるバイポーラ
トランジスタ、とくにｎｐｎ形のトランジスタに適する
製造方法に関する。

〔従来の技術〕

バイポーラ形ないしはＢ　１ＭＯ３形の集積回路装置に
組み込まれるバイポーラトランジスタは、すでにその素
子設計について確立された手法があるのはもちろん、そ
の集積回路への組み込みについてもほぼ確立された方法
がある。よく知られていることではあるが、従来の標準
的なその製造方法を第３図を参照しながら簡単に説明す
る。

第３図（ａ）の工程では、ふつうはｐ形である半導体シ
リコン基板１の表面のバイポーラトランジスタを作り込
むべき個所にｎ形の不純物を高い濃度で拡散する。同図
（ロ）はエピタキシャル成長工程であり、あらかじめ埋
込層が拡散された基板１の表面上にエピタキシャル１１
４をｎ形で所定の厚みに成長させる。つづく同図（Ｃ）
の工程では、強いｐ形の分離層５を埋込層２を取り囲む
パターンで、エピタキシャル層４の表面から基板１に達
するまで深く拡散して、エピタキシャル層４を基板１か
ら接合分離されたコレクタ領域９とする。

同図（ｄ）はベース層の拡散工程で、コレクタ領域９の
表面からｐ形のベース層６をトランジスタの使用電圧に
応じた深さに拡散する。次の同図（ｅ）の工程では、エ
ミッタ層７およびコレクタ接続Ｎ８を強いｎ形で同時拡
散する。最後に、酸化膜２０に明けた窓を通じて各層に
導電接触する電極膜ｌＯを図示のように設けて、それぞ
れコレクタ端子１１゜ベース端子１２およびエミッタ端
子１３とする。

〔発明が解決しようとする課題〕

上述の記載かられかるように、バイポーラトランジスタ
の従来の標準的な製造方法では、電極膜の形成に要する
工程を除いて、各半導体層ないしは領域を基板１上に作
り込むのに、１回のエピタキシャル成長工程と４回の拡
散工程、つまり埋込層２と分離層５とベース層６とエミ
ッタ層７とのそれぞれに対する各拡散工程が必要で、コ
レクタ接続層８だけがエミッタ層７と拡散工程を共通化
されている。もちろん、これらの各拡散工程に付随して
、それ用の拡散マスクに対してそれぞれフォトエツチン
グ工程が必要である。

これらの拡散工程や付随するフォトエツチング工程は、
トランジスタに所望の電流増幅率や耐電圧値を持たせる
ためにいずれも従来から必要とされて来た製造工程なの
ではあるが、最近のＢ１Ｍｏ５形やＢｉＣＭＯ３形のよ
うにＭｏ３）ランジスタとともにこれを集積回路内に組
み込むケースが増えて来ると、今までどおりでは両種ト
ランジスタの組み込みに要する全工程数が増えてしまう
ので、製作費の全般的な増加とマスク合わせ等の工程ご
との製作誤差の累積による歩留まり低下を極力抑えるた
めに、製造工程の簡易化が改めて必要になって来た。

このため、バイポーラトランジスタ用の半導体層とＭｏ
３）ランジスタ用の半導体層を同時に作り込む工夫も種
々なされているが、トランジスタの種類が異なればそれ
用の半導体層の不純物濃度や拡散深さの最適値が元来具
なるので、かかる工程の共通化は必ずしも簡単でなく、
望ましい特性を得る上で有利ともいえない。

本発明はかかる事情に立脚して、バイポーラトランジス
タの製作工程数を減少できる製造方法を得ることを目的
とする。

〔課題を解決するための手段〕

本発明によればこの目的は、一方の導電形の半導体基板
の表面のトランジスタを作り込むべき個所に埋込層用に
他方の導電形の不純物を拡散する第１拡散工程と、その
上にコレクタ領域としてエピタキシャル層を他方の導電
形で成長させるエピタキシャル成長工程と、エピタキシ
ャル層の表面から埋込層を囲んでコレクタ領域を基板か
ら接合分離する分離層と埋込層、の上側に配置されるベ
ース層とを一方の導電形で同時に拡散する第２拡散工程
と、ベース層の表面からエミッタ層を他方の導電形で拡
散する第３拡散工程とを経て、バイポーラトランジスタ
を半導体集積回路装置に組み込むことにより達成される
。

なお、後述の本発明の有利な実施態様におけるように、
上記の第１拡散工程において、埋込層とともにバイポー
ラトランジスタを作り込む領域の接合分離用に埋込分離
層を拡散しておくのが望ましい。

〔作用〕

本発明は、上記の構成にいう第２拡散工程において、バ
イポーラトランジスタを作り込む領域を基板から接合分
離するための分離層とともに、トランジスタを構成する
ベース層を同時拡散することにより、従来４回必要であ
った拡散工程を上記構成にいう第１拡散工程から第３拡
散工程までの３回の拡散工程に減少させて、初期の課題
を解決するものである。

〔実施例〕

以下、図を参照しながら本発明の実施例を具体的に説明
する。第１図は比較的低電圧で用いるバイポーラトラン
ジスタの製造に適する本発明方法の実施例を主な工程ご
とに示すものである。

同図（ａ）の第１拡散工程では、例えば通例のようにｐ
形である基板１の表面に埋込層２用に−ｎ形の不純物が
酸化膜２０をマスクとして拡散される。基板１としては
、その不純物濃度が１ｘｌＯ”原子／ｄ程度のものを用
いることができ、埋込層用のｎ形不純物には通例のよう
にｓｂ等の比較的拡散速度の低いものを用い、これを１
ｘｌＯ”原子／ｄ程度のドーズ量でイオン注入した後、
１２５０°Ｃ，３時間程度の熱処理によって基板内に拡
散させる。次の同図（ロ）のエピタキシャル成長工程で
は、基板１の表面上に埋込層２と同じｎ形のエピタキシ
ャル層４が、この実施例では５ｎ程度の厚みにｌＸ１０
ＩＳ原子／ｄ前後の不純物濃度で成長される。

同図（Ｃ）は第２拡散工程であって、酸化ＩＩ！２０に
フォトエツチングによって明けた窓２１および２２を介
して、ｐ形不純物としてボロンを１＋ｘｌＯＩＳ原子／
ｄ程度のドーズ量でまずイオン注入した上で、約１２０
０″Ｃ，３時間の熱処理により拡散させることにより、
分離Ｎ４とベース層６とを図示のように同時に作り込む
。この際、もちろん分離ＦＪ４は基板１にまで達するよ
うに深く拡散させる要があり、これによってエピタキシ
ャルＮ４がコレクタ弔頁域９として基板１から接合分離
される。ベース層６も同時に深く拡散されるが、埋込層
２の上面に達した後は拡散速度が鈍って図示のように埋
込層２に僅かに入った所で拡散が自動的に停まり、埋込
Ｎ２と接合を形成するに至る。この例でのベース層６の
表面からの拡散深さは、４ｎ程度となるのが普通である
。

同図（ｄ）の第３拡散工程では、エミッタＪＩ７とこの
例ではコレクタ接続層８とを拡散する。この拡散には前
と同様にイオン注入と熱処理とを用いるほか、いわゆる
固相拡散と熱処理とを組み合わせて用いることができる
。いずれによる場合も、今度はｎ形の不純物としては燐
を用い、１ｘｌＯ”原子／ｄ程度の高い不純物濃度でエ
ミッタ層７とコレクタ接続層８とをこの例では約３．５
ｎの深さに同時に作り込む。以降は酸化膜２０に窓を明
けかつ電極膜１０を図示のように設けて、コレクタ、ベ
ースおよびエミッタ用の端子１１．１２．１３とする。

以上のように集積回路装置内に組み込まれたバイポーラ
トランジスタ５０は、従来と変わらぬ電流増幅率等の特
性を備え、２０Ｖ程度までの回路電圧下で使用すること
ができる。

上の例ではあまり高い耐電圧値が得られなかっだのに対
し、第２図はより高い耐電圧値を持つバイポーラトラン
ジスタを得るに適する実施例を示すものである。

第２図（ａ）の第１拡散工程では、前と同様に基板１の
表面に、ｎ形の埋込層２用にｓｂを１ｘｌＯ”原子／ｄ
程度のドーズ量でイオン注入するほか、今度はｐ形の埋
込分離！！３用にもボロンを２Ｘ１０１４原子／ｄ程度
のドーズ量でイオン注入した上で、例えば１１５０℃、
５時間の条件で熱処理を施して図示のように埋込層２と
埋込分離層３とを同時拡散する。この際の埋込分離層３
の拡散は埋込層２を取り囲むパターンとされる。第２図
のエピタキシャル成長工程では、エピタキシャル層４が
前の例と同程度のｎ形の不純物濃度でただし今度は１０
〜１５ｎの厚みに成長される。この際のｓｂを不純物と
するｎ形の埋込層２のエピタキシャル層４内へのいわゆ
る上がり込みの程度は図示のように僅かであるが、ボロ
ンを不純物とするＰ形の埋込分離層３の上がり込みは３
〜５ｎ程度になる。

同図（Ｃ）は第２拡散工程以降のための準備工程であっ
て、酸化膜２０でエピタキシャルＮ４の表面を覆った後
に、第２拡散工程にもちいる窓２１および２２のほか、
この実施例では第３拡散工程に用いる窓２３もこの段階
で明けて置く。

同図（（支）は第２拡散工程内のイオン注入工程であう
で、表面にフォトレジスト膜３０を付けて分離層および
ベース層用にそれぞれ窓３１および３２を明けた上で、
ｐ形不純物としてボロンを図で５８および６ａで示され
たように２ｘ１０１Ｓ原子／ｄ程度のドーズ量でイオン
注入する。同図（ｅ）はこの導入不純物を拡散する第２
拡散工程であって、１２００″Ｃの数時間の熱処理によ
って分離層５およびベースＦ１６をこの段階では例えば
５〜７ｎの深さになるよう、に同時拡散によって作り込
む。この際の拡散によって、この例では分離層５が図示
のように埋込分離Ｎ３にほぼ達する程度にまで拡散され
る。

同図（ｆ）と（６）が第３拡散工程であって、同図げ）
の工程ではフォトレジスト膜１０で表面を覆い、それに
エミッタ層およびコレクタ接続層用の窓４１および４２
を明けて、ｎ形不純物として燐を図で７８および８ａで
示すようにイオン注入した上で、同図（ハ）の熱処理工
程でエミッタ層７およびコレクタ接続層８を前の実施例
と同じく同時拡散によって、ｌＸ１０′９原子／ｄ前後
の高不純物濃度で作り込む。

この熱処理工程中に、ｐ形の分離層５およびベース層６
も前よりも深く７〜ｌＯｎの深さに拡散され、この内の
分ＭＮ５は下から拡散が広がって来る同じｐ形の埋込分
離Ｎ３と完全に融合し、これによってエピタキシャル層
４が基板１から接合分離されたコレクタ領域９とされる
。一方、ベース層６の方はｎ形の埋込層２の下から゛の
拡散の広がりがずっと少ないので、図示のようにそれと
埋込層２との間にコレクタ領域９としてのｎ形のエピタ
キシャル層が残される。このベースＮ６とエピタキシャ
ル層との間の接合が、トランジスタに高電圧が掛かった
ときに空乏層が広がり得る接合になる。また、この同図
（ｇ）の熱処理工程中に、エミッタ層７はベース層６内
に所望の深さにまで拡散され、よく知られているように
この際形成されるエミッタ層７の下のベース層６の厚み
であるベース幅によって、バイポーラトランジスタの電
流増幅率がほぼ決定される。

なお、以上の同図（ｆ）および（９）の工程には、固相
拡散法によってもよく、この場合にはいわゆる燐ソース
を用いて例えば９３０℃、２時間の不純物導入工程の後
、１０２５°Ｃ，８時間の熱処理工程によって、上述の
ような不純物濃度および拡散深さで各半導体層を同様に
作り込むことができる。

最後の同図（ハ）の工程では、前の実施例と同様に酸化
膜２０の窓を介して電極膜１０が設けられ、コレクタ端
子１１．ベース端子１２およびエミッタ端子１３とされ
る。

この実施例の方法によって集積回路装置内に組み込まれ
るバイポーラトランジスタでは、ベース層やエミッタ層
の拡散深さが前の実施例におけるよりも増えるので熱処
理に時間を要するが、そのかわり前の実施例によるより
も数倍以上高い耐電圧性を持たせることができる。また
、第２図（Ｃ）の工程において酸化膜に第２および第３
拡散工程用に窓をあらかじめ明けて置くようにしたので
、同図（ｄ）および（ｆ）の工程におけるフォトレジス
ト膜のフォトエツチングには高精度が要求されず、マス
ク合わせのずれ等の製作誤差に基づく歩留まりの低下を
有効に防止することができる。図かられかるように、フ
ォトレジスト膜に対する窓明けの位置が多少ずれたりそ
の大きさにかなりの狂いが出ても、その下の酸化膜にあ
らかじめ明けられている窓が拡散用のマスクの役目を果
たして呉れるがらである。さらに、分離層、ベース層、
コレクタ接続層等の相対位置が、同図（Ｃ）の工程にお
ける１回のフォトエツチングによって決まるので、後工
程でのフォトエツチング精度のいがんによって狂いが生
じることがない。

以上の実施例からもわかるように、本発明方法を実施す
るに当たっての具体的な工程条件や工程の組み合わせ方
には、バイポーラトランジスタに要求される性能や特性
に応じて本発明の要旨内で種々の選択が可能であり、上
記の実施例に限定されず本発明を種々の態様で実施して
所期の効果を挙げることができる。

〔発明の効果〕

このように本発明によれば、一方の導電形の半導体基板
の表面のトランジスタを作り込むべき個所に埋込層用に
他方の導電形の不純物を拡散する第１拡散工程と、その
上にコレクタ頬域としてエピタキシャル層を他方の導電
形で成長させるエピタキシャル成長工程と、エピタキシ
ャル層の表面から埋込層を囲んでコレクタ領域を基板が
ら接合分離する分離層と埋込層の上側に配置されるベー
ス層とを一方の導電形で同時に拡散する第２拡散工程と
、ベース層の表面からエミッタ層を他方の導電形で拡散
する第３拡散工程とを経てバイポーラトランジスタを半
導体集積回路装置に組み込むようにしたので、従来から
最低４回必要とされていた拡散工程数を本発明により３
回で済ませることができ、これに付随してフォトエツチ
ング回数も減少されるとともに、実施例からもわかるよ
うにそれに高い精度が要求されなくなり、これらの総合
的な効果として本発明方法により集積回路装置の製作費
を低減すると同時にその歩留まりを向上させることがで
きる。

本発明がもつかかる効果は前述のようにＢｉＭＯ８形や
Ｂ　ｉ　ＣＭＯ３形の集積回路装置に対してとくに有用
で、本発明をこれらの集積回路装置に適用してその経済
性を高めることができる。さらに実施例からもわかるよ
うに、本発明方法の実施により種々の性能ないしは特性
を備えたバイポーラトランジスタを、要求に合わせて集
積回路装置に組み込むことができる。

このように、本発明は広範囲な性能をも、つバイポーラ
トランジスタを経済的にかつ高い歩留まりで集積回路装
置に組み込める効果を有し、その−層の発展と普及に資
し得るものである。

【図面の簡単な説明】

第１図および第２図が本発明に関し、両図は本発明によ
る半導体集積回路用バイポーラトランジスタの製造方法
のそれぞれ異なる実施例を主な工程ごとに示す断面図で
ある。第３図は従来の標準的なバイポーラトランジスタ
の製造方法を主な工程ごとに示す断面図である０図にお
いて、ｌ：集積回路装置用半導体基板、２：埋込層、３
：埋込分離層、４：エピタキシャル層、５：分離層、６
：ベース層、７：エミッタ層、８：コレクタ接続層、５
ａ、６ａ、７ａ、８ａ　：イオン注入された不純物、９
；コレクタ領域、１０：電極膜、１１：コレクタ端子、
１２：ベース端子、１３：エミ・ツタ端子、２０：酸化
膜、２１，２２，２３７窓、３０，４０　　：フオトレ
ジスト膜、３１．３２，３３．４１，４２，４３　：窓
、５０：バイボー↑Ｑへ１店５ラトラ〕ジ°７９ 第１図 第２図 第２図

Claims (1)

【特許請求の範囲】
1. 　一方の導電形の半導体基板の表面のトランジスタを作
   り込むべき個所に埋込層用に他方の導電形の不純物を拡
   散する第１拡散工程と、その上にコレクタ領域としてエ
   ピタキシャル層を他方の導電形で成長させるエピタキシ
   ャル成長工程と、エピタキシャル層の表面から埋込層を
   囲んでコレクタ領域を基板から接合分離する分離層と埋
   込層の上側に配置されるベース層とを一方の導電形で同
   時に拡散する第２拡散工程と、ベース層の表面からエミ
   ッタ層を他方の導電形で拡散する第３拡散工程とを含ん
   でなる半導体集積回路用バイポーラトランジスタの製造
   方法。