JPH01279635A - 符号誤り訂正回路 - Google Patents

符号誤り訂正回路

Info

Publication number
JPH01279635A
JPH01279635A JP10888888A JP10888888A JPH01279635A JP H01279635 A JPH01279635 A JP H01279635A JP 10888888 A JP10888888 A JP 10888888A JP 10888888 A JP10888888 A JP 10888888A JP H01279635 A JPH01279635 A JP H01279635A
Authority
JP
Japan
Prior art keywords
error correction
error
code
circuit
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10888888A
Other languages
English (en)
Inventor
Tetsushi Itoi
哲史 糸井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP10888888A priority Critical patent/JPH01279635A/ja
Publication of JPH01279635A publication Critical patent/JPH01279635A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業−1−の利用分野] この発明は、2エラー訂正が短時間で正確に行えるよう
にした符号誤り訂正回路に関する。
[従来の技術] 音声信はをディノタルイ、−;シ」−に変え、回転磁気
ヘットを介して磁気テープに記録するディジタルオーデ
ィオチーブレコーダ(R−DAT)では、48k I(
zのザンブリング周波数で16ビツトに量子化した音声
信号を、」1下8ビットずっのンンホルに分割し、続い
てサブコードとTDコードを(t JJI+したのら、
再生時の誤り訂正に欠かせぬ二重リードソa モ:/ 
f1号(Double Reed Solomon C
0dO)処理とインタリーブ処理を組み合わせた符号処
理を施すことが規格化されている。このR−I)ATに
用いられる符号処理は、生成過程が異なる2種類の符号
処理、すなわち外符号処理と呼ばれる符号間最小距離が
5のC,エンコード(ノンポル数:情報長28.全長3
2)と、内符号処理と呼ばれる符号間最小距離が7の6
1エンコード(ノンポル数:情報長26.全長32)及
び両エンコード間で実行される時間遅延による符号デー
タの配列変更、すなわちインタリーブの3処理が骨子と
なる。一方、こうした符号処理により得られた二重り−
1−ソロモン符号は、信壮再生系において、第3図に示
すごとき符号誤り訂正回路1にて復号される。
符号誤り訂正回路1は、C1エンコードをデコ−ドする
内符号復号器2と、C2エンコードをデコードする外袴
号復号器3を、デインタリーブのための遅延回路4を間
に挟んで接続したものであり、各段における演算処理は
、一般に全段共通のRAMを用い、演算結果の書き込み
と読み出しを繰り返しながら、効率良く行われるよう工
夫されている。
ところで、内符号復号器2は、符号訂正に先立ち、1ブ
ロツクを構成する32シンボルの符号データA。−A3
+からシンドロームS。−83を算出するが、これら4
個のシンドロームS。−83は、原始多項式G(x)=
xll+x’+xJ+x”+1の根を、α−[0000
0010]とした場合に、So”    A3++  
 Δ3o ++  ++  八、+A。
Sl−α3I A31+α30  Δ3o−1−++十
α Al+AO8,−α62p、3.十α60 A3o
+・ ・+α2A+十八。
B3−α”A3++α”  A 、、o+ H++α3
A + + A 。
で与えられる・・ [発明が解決しようとする課題] 従来の符号誤り訂正回路1は、内符号復号過程でのエラ
ー訂正時に、最大2ソンポルまてのJ−ラー訂正がnJ
能であるが、この2エラー訂正にお1ノる誤り位置X、
、X、と誤りパターンYl、Y2に関し、 S o −” Y + + Y 。
S += X +Y ++ X 2Y 2S 、=X 
+’Y +十X 2’Y 2S 3 = X + 3Y
 + + X t3Y 2なる関係式が成立するため、
これら4式からYl。
Y、を消去することで、 αX+’−+−βxl十γ−〇 aXS十βX2−1−γ−0 たたし、 α= S 、J、−S O32 β二S。S3+S、St γ−3t’十S +33 なる2次の誤り位置方程式が得られる。
そして、2エラー訂正では、2次の項の係数αは零であ
ってはならないため、 Bl−(SO83+5I82) /(S121−3O8
2)Bt−(St2+S+Ss)/ (S+’+ S。
S、)とした係数B1B2を導入することで、誤り位置
X3.Xtは次式の2根として求まることが判る。
W 2+−T3 +W 十B 、= 0しかし、従来の
符号誤り訂正回路1は、上記誤り位置方程式に対し、例
えばヂエンのアルゴリズムを用いた算術計算の繰り返し
により解を求めていたために、計算に時間がかかるとい
った課題があった。
そこで、」二記計算時間を短縮するため、B1゜B、を
索引とする変換テーブルをROM化し、B。
とB、が与えられたときに、求める解を変換テーブルか
ら読み出す方法が導入されたが、この方法は変換テーブ
ルの索引データとしてB1とB、の2データが必要であ
るため、変換テーブルが大規模化してしまい、また検索
に時間がかかるといった課題があった。
[課題を解決するための手段] この発明は、上記課題を解決したものであり、符号間最
小距離が5のリードソロモン符号を復号する符号誤り訂
正回路であって、2個の誤り位置を根とする誤り位置方
程式に、4個のシンドロームの関数で表される各項の係
数がいずれも零でないことを確認した上で、定数項だけ
がシンドロームの関数で表される線形変換を施し、この
定数項を索引とする変換テーブルを参照しつつ2根を求
める演算回路を設けて構成したことを特徴とするもので
ある。
[作用] この発明は、符号間最小距離が5のリードソロモン符号
を復号するさいに、2個の誤り位置を根とする誤り位置
方程式に、4個のシンドロームの関数で表される各項の
係数がいずれも零でないことを確認した上で、定数項だ
けがシンドロームの関数で表される線形変換を施し、こ
の定数項を索引とする変換テーブルを参照しつつ2根を
求めることにより、2エラー訂正を短時間でかつ正確に
実行する。
[実施例] 以下、この発明の実施例について、第1.2図を参照し
て説明する。第1.2図は、それぞれこの発明の符号誤
り訂正回路の一実施例を示す概略回路構成図及び誤り訂
正動作を説明するためのフローヂャートである。
第1図に示す符号誤り訂正回路11は、内符号復号器1
2だけを図月<シたものであり、外符号復号器は省略し
である。内符号復号器12は、マイクロプログラミング
法を用いる制御回路13と、制御回路I3からの制御信
号を受けるアドレス発生回路14が発生するアドレスに
従って随時データの書き込みと読み出しを行う記憶回路
15と、主データバスから取り込んだ32ソンボルの符
号データA。−A31から、4個のシンドロームS。〜
S、lを算出するシンドローム算出回路16と、後述す
る2ンンボルエラー訂正のための変換テーブルを内蔵し
、ガロア体GF(28)上での乗算又は加算を実行する
演算回路17と、検出された誤りのある符号データに対
し誤り訂正を実行する訂正実行回路I8と、復号過程で
判明した3種のエラーフラグFO,Fl、F2を書き込
むためのフラグ書き込み回路19等から大略構成される
なお、制御回路13が必要とするクロック信号は、主ア
ドレス発生回路20に対するのと同じように、システム
クロック発生回路2Iから与えられる。
以下、2ノンポル工ラー訂正時の動作について、第2図
を参照して説明する。
まず、第2図に示すステップ(101)において、シン
ドローム算出回路が算出した4個のシンドロームS。−
83が、記憶回路15に書き込まれる。そして、制御回
路13は、ステップ(+02)から(105)までの判
断ステップを通じ、S。
〜S3までのすべてのシンドロームが零であることが判
明した場合に、演算回路17の演算結果を受けて、訂正
を行わない旨の決定をなし、ステップ(106)におい
て、3種のエラーフラグFO。
Fl、F2をリセットする。
一方、s o = s l= 0でかつS、≠0又はS
3≠0のときは、エラー訂正不能であるとして、ステッ
プ(107)において、エラーフラグFO,Fl。
F2をずべてセットする。また、So≠0であることが
ステップ(+02)において判明した場合は、ステップ
(+08)〜(110)において、S 、’−+−5o
Sz−0,5QS3+S 1s2= 0 、S、’+S
 、S 3= Oであることが判明したとき、すなわち
前述の係数α、β、γがいずれも零であると判ったとき
に、ステップ(I ] I)において、X、=S、/S
、とし、続くステップ(112)において1ノンポルエ
ラー訂正を実行する。この場合、誤りパターンYI−8
oであり、エラーフラグFO−1として他のエラーフラ
グFl、F2はリセットする。
さらにまた、ステップ(108)、(113)。
(114)iこおいて、Sl’+sO8?≠O2S、S
十S、S2≠0.S%+S、Ss≠0であること、すな
わち係数α、β、γがいずれも零でないことが判ったと
きに、ステップ(115)において、誤り位置方程式の
係数B、、B、を計算する。
ただし、ここでは、係数131.B2からただしに誤り
位置方程式を解くのではなく、以下に示す線形変換を施
すことで定数項だけをシンドロームの関数とした上で、
定数項を索引とする変換テーブルを使用するようにして
いる。すなわち、前述のWに関する2次方程式を、W=
B、Zとおいて線形変換し、 Z’+Z+ (Hz/Bl’) −〇 Dごとく、定数項だけをシンドロームS。−83の関数
とする。すなわち、シンドロームS。−83から計算さ
れる定数B I、 B tをステップ(115)にて計
算し、あらかじめ演算回路17内に用意しておいた定数
項B、/B、’を索引とする変換テーブルに従い、解Z
を読み出すことができる。そして、続くステップ(11
6)では、X 、= B 、Z 。
X 2−B + + X Iとして、簡単に誤り位置を
求めることができる。
こうして求められた誤り位置X+、X、は、続くステッ
プ(117)において、多角的に妥当性の評価を受ける
。すなわち、ステップ(+16)において求められた誤
り位置X、、X、は、元来32個のシンボルに含まれて
然るべきものであり、また虚数解であってはならないた
め、これらの条件に合致しない特異解は、ステップ(1
17)において除外してしまうのである。すなわち、得
られた誤り位置X、、X、の妥当性についてチエツクし
た結果、仮に妥当でないことが判った場合は、ステップ
(+07)に移行し、訂正不能であるとする。
また、誤り位置X、、X、が妥当であることが判明した
場合は、ステップ(+18)において、2エラー訂正を
実行する。この場合、誤りパターンYl、Y2は、Y、
−(s++x+so)/X2+XI。
Yl−5o+Y、として求められ、エラーフラグについ
ては、FOとFlをセットし、F2がリセットされる。
このように、上記符号誤り訂正回路11は、符号間最小
距離が5のリードソロモン符号を復号するさいに、2個
の誤り位置X、、X、を根とする誤り位置方程式αW2
+βW−+−γ−0に、4個のシンドロームS。−83
の関数で表される各項の係数α、β、γがいずれも零で
ないことを確認した」ニで、定数項(γ/α)/(β/
α) ’ −、+3 、/ B 、 ’だけがシンドロ
ームの関数で表される線形変換W−B、Zを施し、この
定数項I3./B、’を索引とする変換テーブルを参照
しつつ2根を求める構成としたから、2エラー訂正に着
手する而に、SoS。
≠0.αβγ≠0であることを確認し、無訂正と1エラ
ー訂正及び訂正不能といったケースの可能性を排除した
」二で、エラー訂正に必要な演算に着手することができ
、しかも2エラー訂正に必要な誤り位置方程式も、定数
項B、/Bl′たけをシンドロームの関数とした」二で
、変換テーブルを用いて解くために、複雑なヂエンのア
ルゴリズムや大規模な変換テーブル等を用いることなく
、小規模の変換テーブルを用いて短時間で正確な誤り訂
正が可能である。
「発明の効果」 以−1−説明したように、この発明は、符号間最小距離
が5のリードソロモン符号を復号するさいに、2個の誤
り位置を根とする誤り位置方程式に、4個のシンドロー
ムの関数で表される各項の係数が lI− いずれも零でないことを確認した上で、定数項だけがシ
ンドロームの関数で表される線形変換を施し、この定数
項を索引とする変換テーブルを参照しっつ2根を求める
構成としたから、2エラー訂正に着手するIjfjに、
無訂正と1エラー訂正及び訂正不能といったケースの可
能性を排除した上で、エラー訂正に必要な演算に着手す
ることができ、しかも2エラー訂正に必要な誤り位置方
程式も、定数項だけをシンドロームの関数とした−にで
、変換テーブルを用いて解くために、複雑なヂエンのア
ルゴリズムや大規模な変換テーブル等を用いることなく
、小規模の変換テーブルを用いて短時間で正確な誤り訂
正が可能である等の優れた効果を奏する。
【図面の簡単な説明】
第1.2図は、それぞれこの発明の符号誤り訂正回路の
一実施例を示す概略回路構成図及び誤り訂正動作を説明
するためのフローヂャート、第3図は、従来の符弓誤り
訂正回路の一例を示す回路構成図である。 II  、ね号誤り訂正回路、+2    内符号復号
器、13   制御回路、14    アドレス発生回
路、+5 、 記憶回路、+6シンドロ一ム算出回路、
17.  演算回路。 18   訂正実行回路、19 、 フラグ発生回路。

Claims (1)

    【特許請求の範囲】
  1. 符号間最小距離が5のリードソロモン符号を復号する符
    号誤り訂正回路であって、2個の誤り位置を根とする誤
    り位置方程式に、4個のシンドロームの関数で表される
    各項の係数がいずれも零でないことを確認した上で、定
    数項だけがシンドロームの関数で表される線形変換を施
    し、この定数項を索引とする変換テーブルを参照しつつ
    2根を求める演算回路を設けてなる符号誤り訂正回路。
JP10888888A 1988-04-30 1988-04-30 符号誤り訂正回路 Pending JPH01279635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10888888A JPH01279635A (ja) 1988-04-30 1988-04-30 符号誤り訂正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10888888A JPH01279635A (ja) 1988-04-30 1988-04-30 符号誤り訂正回路

Publications (1)

Publication Number Publication Date
JPH01279635A true JPH01279635A (ja) 1989-11-09

Family

ID=14496145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10888888A Pending JPH01279635A (ja) 1988-04-30 1988-04-30 符号誤り訂正回路

Country Status (1)

Country Link
JP (1) JPH01279635A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166826A (ja) * 1989-11-25 1991-07-18 Victor Co Of Japan Ltd 誤り検出訂正装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03166826A (ja) * 1989-11-25 1991-07-18 Victor Co Of Japan Ltd 誤り検出訂正装置

Similar Documents

Publication Publication Date Title
KR930001071B1 (ko) 에러 정정회로
JPH01155721A (ja) エラー訂正方法
US5920578A (en) Method and apparatus for efficiently processing a multi-dimensional code
JP3966993B2 (ja) 積符号の誤り訂正および並行検査
CA1199410A (en) On-the-fly multibyte error correcting system
US8190963B1 (en) Error correction using error detection codes
AU603641B2 (en) Error correction method using reed-solomon code
US4856003A (en) Error correction code encoder
JPS61500097A (ja) 代数ブロックコ−ドのためのエラ−訂正
JPH0452556B2 (ja)
JPS62190931A (ja) 巡回冗長検査バイトを計算する装置
JPH02189032A (ja) エラー訂正方法
JPH06208767A (ja) 多重エラー訂正方法
RU2448359C1 (ru) Устройство хранения и передачи данных с исправлением ошибок в байте информации и обнаружением ошибок в байтах информации
JPS5846741A (ja) 復号器
JPH01279635A (ja) 符号誤り訂正回路
DE69330775T2 (de) Reed-Solomon Fehlerkorrektur mit Euclidschem Algorithmus
US4538270A (en) Method and apparatus for translating a predetermined Hamming code to an expanded class of Hamming codes
JPS60103562A (ja) 誤り訂正装置
JPS63138815A (ja) 符号誤り訂正回路
JPS638984Y2 (ja)
JPS6387025A (ja) 符号誤り訂正回路
JP2611204B2 (ja) 誤り訂正方法
JPS60114036A (ja) イレ−ジャ訂正回路
KR100552674B1 (ko) 병렬 리드솔로몬 부호화 장치