JPH02189032A - エラー訂正方法 - Google Patents
エラー訂正方法Info
- Publication number
- JPH02189032A JPH02189032A JP1322776A JP32277689A JPH02189032A JP H02189032 A JPH02189032 A JP H02189032A JP 1322776 A JP1322776 A JP 1322776A JP 32277689 A JP32277689 A JP 32277689A JP H02189032 A JPH02189032 A JP H02189032A
- Authority
- JP
- Japan
- Prior art keywords
- block
- error
- subblock
- syndrome
- syndromes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 108
- 238000012937 correction Methods 0.000 claims description 29
- 238000012360 testing method Methods 0.000 claims description 8
- 239000000872 buffer Substances 0.000 description 14
- 230000001186 cumulative effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 208000017843 C syndrome Diseases 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 208000035475 disorder Diseases 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/159—Remainder calculation, e.g. for encoding and syndrome calculation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
- H03M13/293—Decoding strategies with erasure setting
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、複数のサブブロックから成るブロックの形で
記憶媒体上に記録されたデータにおけるランダム・エラ
ー及びバースト・エラーを両方共検出し訂正するための
方法に係り、特に復号及び推定ブロック検査シンドロー
ムが生成されるようなエラー訂正符号(ECC)を含む
方法に係る。
記憶媒体上に記録されたデータにおけるランダム・エラ
ー及びバースト・エラーを両方共検出し訂正するための
方法に係り、特に復号及び推定ブロック検査シンドロー
ムが生成されるようなエラー訂正符号(ECC)を含む
方法に係る。
B、従来の技術とその課題
米国特許第4706250号明細書は、多重バイト・エ
ラー訂正サブシステムにおける2レベルFCC構造を開
示している。データはディスク・トラック上で多数のサ
ブブロックに様式化され、それぞれ1つのブロック内に
位置する。また2組の3サブブロツク検査バイトも設け
られる。そのうちの1組は、2ウエイ・インターリ−ピ
ングの偶数の側と関連づけられ、他方の組は奇数の何と
関連づけられる。
ラー訂正サブシステムにおける2レベルFCC構造を開
示している。データはディスク・トラック上で多数のサ
ブブロックに様式化され、それぞれ1つのブロック内に
位置する。また2組の3サブブロツク検査バイトも設け
られる。そのうちの1組は、2ウエイ・インターリ−ピ
ングの偶数の側と関連づけられ、他方の組は奇数の何と
関連づけられる。
この2レベルECC構造では、訂正の第1(サブブロッ
ク)レベルで各サブブロック中の1つのエラーを訂正す
ることができ、第2(ブロック)レベルで当該ブロック
の1つのサブブロック中の2つのエラーを訂正すること
ができる。従って、例えばバースト・エラーのために、
1つのサブブロック中に2以上のエラーがあると、EC
Cはすべてのエラーを訂正することはできない、この問
題の解決策として、サブブロックの大きさを例えば10
0バイトから50バイトに減らずことによって、各サブ
ブロックに2以上のエラーが生じる確率を小さくするこ
とが考えられる。しかし上記米国特許の第1図に示され
ているように、各サブブロックには2ウエイ・インター
リーブされた1組のサブブロック検査バイトが関連づけ
られており、従ってサブブロックの数を倍にすると、サ
ブブロック検査バイトの数も倍になるため、オーバーヘ
ッドが増える。
ク)レベルで各サブブロック中の1つのエラーを訂正す
ることができ、第2(ブロック)レベルで当該ブロック
の1つのサブブロック中の2つのエラーを訂正すること
ができる。従って、例えばバースト・エラーのために、
1つのサブブロック中に2以上のエラーがあると、EC
Cはすべてのエラーを訂正することはできない、この問
題の解決策として、サブブロックの大きさを例えば10
0バイトから50バイトに減らずことによって、各サブ
ブロックに2以上のエラーが生じる確率を小さくするこ
とが考えられる。しかし上記米国特許の第1図に示され
ているように、各サブブロックには2ウエイ・インター
リーブされた1組のサブブロック検査バイトが関連づけ
られており、従ってサブブロックの数を倍にすると、サ
ブブロック検査バイトの数も倍になるため、オーバーヘ
ッドが増える。
1988年9月21日付の米国特許願第247461号
は、2レベルECCシステムで通常のランダム・エラー
及び連続するNバイトまでの長いバースト・エラーを両
方共訂正できる方法及び装置を開示している。それによ
れば、各ブロックの終りにN個の順次パリティ検査バイ
トが付加される。読取り時にECCシンドロームが生成
された後、読取られたデータ・バイト及び検査バイトか
ら計算されたパリティ検査バイトと書込まれていたパリ
ティ検査バイトとを比較することによって、パリティ・
シンドロームが生成される。各シンドロームの長さは1
バイトである。長いバースト・エラーがあると、ブロッ
ク中でそのエラーの影響を受けたかも知れないN個の連
続するバイトのうちの最初のバイトを指定するポインタ
が生成される。次に、このポインタによって識別される
Nバイトには関係しないE C’Cシンドロームを用い
て、訂正可能なエラーが訂正される。これに続いて、パ
リティ・シンドロームが訂正されたエラーに従って調整
される。調整されたパリティ・シンドロームは、ポイン
タが示すNバイト中の訂正可能エラーを訂正するのに用
いられる。調整されたパリティ・シンドロームにより訂
正されたエラーに従い、未使用のECCシンドロームが
調整され、それを用いて、残りの訂正可能エラーがすべ
て訂正される。この方法及び装置の動作は満足のゆくも
のであるが、Nバイト長のエラー・バーストを訂正する
ために各ブロックの終りにN個のパリティ・バイトを付
加する必要があり、また各エラー・バーストを指し示す
ポインタも必要である。
は、2レベルECCシステムで通常のランダム・エラー
及び連続するNバイトまでの長いバースト・エラーを両
方共訂正できる方法及び装置を開示している。それによ
れば、各ブロックの終りにN個の順次パリティ検査バイ
トが付加される。読取り時にECCシンドロームが生成
された後、読取られたデータ・バイト及び検査バイトか
ら計算されたパリティ検査バイトと書込まれていたパリ
ティ検査バイトとを比較することによって、パリティ・
シンドロームが生成される。各シンドロームの長さは1
バイトである。長いバースト・エラーがあると、ブロッ
ク中でそのエラーの影響を受けたかも知れないN個の連
続するバイトのうちの最初のバイトを指定するポインタ
が生成される。次に、このポインタによって識別される
Nバイトには関係しないE C’Cシンドロームを用い
て、訂正可能なエラーが訂正される。これに続いて、パ
リティ・シンドロームが訂正されたエラーに従って調整
される。調整されたパリティ・シンドロームは、ポイン
タが示すNバイト中の訂正可能エラーを訂正するのに用
いられる。調整されたパリティ・シンドロームにより訂
正されたエラーに従い、未使用のECCシンドロームが
調整され、それを用いて、残りの訂正可能エラーがすべ
て訂正される。この方法及び装置の動作は満足のゆくも
のであるが、Nバイト長のエラー・バーストを訂正する
ために各ブロックの終りにN個のパリティ・バイトを付
加する必要があり、また各エラー・バーストを指し示す
ポインタも必要である。
従って、不連続の又はバーストになったエラー・バイト
を予め選択された数まで含む予め選択された数のエラー
・サブブロックを見つけることができる改良された汎用
の2レベルECCシステムが望まれる。また、そのよう
な2レベルECCシステムでは、エラー・サブブロック
の位置が外部で生成されたポインタにより指定されるか
、あるいはその位置が未知であっても、第1(サブブロ
ック)レベルの訂正能力を落とさないようにするのが望
ましい。
を予め選択された数まで含む予め選択された数のエラー
・サブブロックを見つけることができる改良された汎用
の2レベルECCシステムが望まれる。また、そのよう
な2レベルECCシステムでは、エラー・サブブロック
の位置が外部で生成されたポインタにより指定されるか
、あるいはその位置が未知であっても、第1(サブブロ
ック)レベルの訂正能力を落とさないようにするのが望
ましい。
C0課題を解決するための手段
本発明は、データ・バイト及び冗長検査バイトを含む複
数のサブブロックから成るブロックにデータが記録され
ている記憶媒体の多重バースト・エラーを訂正する方法
を提供するものである。本発明では、読取時に復号ブロ
ック・シンドローム及び推定ブロック・シンドロームが
生成される。
数のサブブロックから成るブロックにデータが記録され
ている記憶媒体の多重バースト・エラーを訂正する方法
を提供するものである。本発明では、読取時に復号ブロ
ック・シンドローム及び推定ブロック・シンドロームが
生成される。
データを読取った後、各ブロックの復号ブロック・シン
ドロームは当該ブロックに対する推定ブロック・シンド
ロームと代数的に加算され、それにより、当該ブロック
中でエラー・バーストを有するサブブロックを見つける
ための1組のシンドロームが与えられる。そしてこの1
組のシンドロームを復号することにより、エラー・バー
ストを有する各サブブロックを識別する代数ポインタが
生成される。然る後、エラー・バーストを有する各サブ
ブロックに対するブロック・シンドロームが計算され、
それらのサブブロックについて前に計算されていたサブ
ブロック・シンドロームと共に復号されて、エラー・バ
ーストを有するサブブロック中のエラーの位置及び値を
識別する。
ドロームは当該ブロックに対する推定ブロック・シンド
ロームと代数的に加算され、それにより、当該ブロック
中でエラー・バーストを有するサブブロックを見つける
ための1組のシンドロームが与えられる。そしてこの1
組のシンドロームを復号することにより、エラー・バー
ストを有する各サブブロックを識別する代数ポインタが
生成される。然る後、エラー・バーストを有する各サブ
ブロックに対するブロック・シンドロームが計算され、
それらのサブブロックについて前に計算されていたサブ
ブロック・シンドロームと共に復号されて、エラー・バ
ーストを有するサブブロック中のエラーの位置及び値を
識別する。
D、実施例
以下では、米国特許第4706250号明細書に開示さ
れているような2レベルECCシステムに本発明を適用
した例について説明する。この2レベルECCシステム
では、データは可変長(又は固定長)のブロックに記録
される。各ブロックは同じ長さの複数のサブブロックで
構成されるが、その最後のサブブロックの長さは他とは
異なっている場合がある。各サブブロックは、可変数(
又は固定数)のデータ・バイトと、第ルベル(サブブロ
ック)エラー訂正のための6つのサブブロック検査バイ
トとから成る。ブロックの最後のサブブロックの終りに
は、データの完全性検査のための4つのCRCバイトと
、それに続く第2レベル(ブロック)エラー訂正のため
の2つのブロック検査バイトとが付加される。
れているような2レベルECCシステムに本発明を適用
した例について説明する。この2レベルECCシステム
では、データは可変長(又は固定長)のブロックに記録
される。各ブロックは同じ長さの複数のサブブロックで
構成されるが、その最後のサブブロックの長さは他とは
異なっている場合がある。各サブブロックは、可変数(
又は固定数)のデータ・バイトと、第ルベル(サブブロ
ック)エラー訂正のための6つのサブブロック検査バイ
トとから成る。ブロックの最後のサブブロックの終りに
は、データの完全性検査のための4つのCRCバイトと
、それに続く第2レベル(ブロック)エラー訂正のため
の2つのブロック検査バイトとが付加される。
データは、サブブロック(第1)レベルでは、リード・
ソロモン(R3)[n、n−rl 、r。
ソロモン(R3)[n、n−rl 、r。
+1]符号器により符号化される。ここで、nは符号化
されたサブブロック中のバイト数であり、rlは符号化
されたサブブロック中のサブブロック検査バイトの数で
あり、r1+1はサブブロック間の最小ハミング距離で
ある。この距離は、1つのサブブロックにおけるj+=
Lrt/2Jバイト・エラーまでの訂正を可能にする。
されたサブブロック中のバイト数であり、rlは符号化
されたサブブロック中のサブブロック検査バイトの数で
あり、r1+1はサブブロック間の最小ハミング距離で
ある。この距離は、1つのサブブロックにおけるj+=
Lrt/2Jバイト・エラーまでの訂正を可能にする。
記号「」はフロア関数と呼ばれるもので、この記号によ
って囲まれた式の数値よりも小さい最大の整数を表わす
。例えばr、/2=2.5であれば、t+ =2である
。この従来の2レベル・アーキテクチャの基本的な特徴
は、第2の(n、n−rz、ri+1) R3符号に
ついて12個のブロック・レベル・シンドロームを計算
することにある。
って囲まれた式の数値よりも小さい最大の整数を表わす
。例えばr、/2=2.5であれば、t+ =2である
。この従来の2レベル・アーキテクチャの基本的な特徴
は、第2の(n、n−rz、ri+1) R3符号に
ついて12個のブロック・レベル・シンドロームを計算
することにある。
これらのシンドロームはブロックの各サブブロックにつ
いて計算され、累積的に加算されて、すべてのサブブロ
ックにより共用される12個のブロック検査バイトを生
成する。これらのブロック検査バイトは、ブロックの最
後のサブブロックの後に記憶される。
いて計算され、累積的に加算されて、すべてのサブブロ
ックにより共用される12個のブロック検査バイトを生
成する。これらのブロック検査バイトは、ブロックの最
後のサブブロックの後に記憶される。
エラー・バーストを含むサブブロックの位置が外部で生
成されたポインタにより指定され、そのサブブロック中
のエラー数がlr、/2Jを越えなければ、それらのエ
ラーはサブブロック・レベル復号器により訂正すること
ができる。もしエラー数がl(r・+r・)/2」を越
、えなければ、それらのエラーはサブブロック・レベル
及びブロック・レベルの検査バイトの訂正能力を組合せ
ることによって訂正できる場合がある。
成されたポインタにより指定され、そのサブブロック中
のエラー数がlr、/2Jを越えなければ、それらのエ
ラーはサブブロック・レベル復号器により訂正すること
ができる。もしエラー数がl(r・+r・)/2」を越
、えなければ、それらのエラーはサブブロック・レベル
及びブロック・レベルの検査バイトの訂正能力を組合せ
ることによって訂正できる場合がある。
しかし、エラー・バーストを含むサブブロックの位置が
未知の場合は、エラー数(エラー・バーストの重み)が
L r l/ 2 J + Cを越えなければ、従来の
2レベルECCシステムでもエラー・バーストを含むサ
ブブロックの位置を示して、そのニー・バーストを訂正
することができる。このエラー・バーストの位置決め及
び訂正は、他のすべてのサブブロックにおける最大サブ
ブロック・エラー訂正能力をlr、/2Jからl r
l/ 2 I Cに下げるという犠牲のもとに達成さ
れる。ここで、Cは正の整数値をとる固定設計パラメー
タであって、次式を満足させるものである。
未知の場合は、エラー数(エラー・バーストの重み)が
L r l/ 2 J + Cを越えなければ、従来の
2レベルECCシステムでもエラー・バーストを含むサ
ブブロックの位置を示して、そのニー・バーストを訂正
することができる。このエラー・バーストの位置決め及
び訂正は、他のすべてのサブブロックにおける最大サブ
ブロック・エラー訂正能力をlr、/2Jからl r
l/ 2 I Cに下げるという犠牲のもとに達成さ
れる。ここで、Cは正の整数値をとる固定設計パラメー
タであって、次式を満足させるものである。
C≦win (L Crt +rz )/2 J
lr、 /2 J、L′”7月 実1」((社)1斐 第1図〜第3図において、線の途中にある斜めの短い部
分は、当該線がその線分の傍に示されている数の並列バ
イトから成っていることを表わす。
lr、 /2 J、L′”7月 実1」((社)1斐 第1図〜第3図において、線の途中にある斜めの短い部
分は、当該線がその線分の傍に示されている数の並列バ
イトから成っていることを表わす。
また、以下では、「エラー・バースト」は、第ルベル(
サブブロック)エラー訂正能力を越えた数のエラー・バ
イトを意味し、それらのエラーは必らずしも連続ではな
くてもよいものとする。
サブブロック)エラー訂正能力を越えた数のエラー・バ
イトを意味し、それらのエラーは必らずしも連続ではな
くてもよいものとする。
本発明によれば、2レベルECCシステムのエラー訂正
能力を確立する4つのパラメータr、、r、、rコ及び
Bが使用される。
能力を確立する4つのパラメータr、、r、、rコ及び
Bが使用される。
rlは、サブブロック当りのサブブロック(第ルベル)
検査バイトの数であり; rtは、ブロック当りのブロック(第2レベル)検査バ
イトの数であり; r3は、ブロック検査バイトに対する検査バイトの数で
あって、この数はブロック中のすべてのバイトを等しく
保護するに十分なように選択され;Bは、B>2T+S
を満足する数であって、T及びSはそれぞれエラー・バ
ーストを含む訂正可能なサブブロックの数を表わしてい
るが、Tはそのようなサブブロックに対する外部生成ポ
インタを用いない場合の数を表わし、Sは用いた場合の
数を表わす。従って、例えばもしB=4であれば、訂正
可能なのはT=0で且つS<4の場合、T==1で且つ
S<2の場合、及びT=2で且つS−〇の場合である。
検査バイトの数であり; rtは、ブロック当りのブロック(第2レベル)検査バ
イトの数であり; r3は、ブロック検査バイトに対する検査バイトの数で
あって、この数はブロック中のすべてのバイトを等しく
保護するに十分なように選択され;Bは、B>2T+S
を満足する数であって、T及びSはそれぞれエラー・バ
ーストを含む訂正可能なサブブロックの数を表わしてい
るが、Tはそのようなサブブロックに対する外部生成ポ
インタを用いない場合の数を表わし、Sは用いた場合の
数を表わす。従って、例えばもしB=4であれば、訂正
可能なのはT=0で且つS<4の場合、T==1で且つ
S<2の場合、及びT=2で且つS−〇の場合である。
1つのサブブロックで訂正できるエラーの最大数はL(
r+ +rz )/2」である。
r+ +rz )/2」である。
第1図に示す符号器10は(n−r、)バイトのデータ
を符号化する。符号化されたnバイトのデータはディス
ク・トラック9のデータ・フィールドに記憶される。符
号化されたデータは、ブロックの各サブ・ブロックにつ
いて12個のブロック・シンドロームを生成するシンド
ローム計算回路11にも供給される。前にも述べたよう
に、各シンドロームの長さは1バイトである。これら1
2個のシンドロームはブロック検査計算回路12に供給
される。第2図に示すように、この回路12は2つの回
路部13及び14から成っている。
を符号化する。符号化されたnバイトのデータはディス
ク・トラック9のデータ・フィールドに記憶される。符
号化されたデータは、ブロックの各サブ・ブロックにつ
いて12個のブロック・シンドロームを生成するシンド
ローム計算回路11にも供給される。前にも述べたよう
に、各シンドロームの長さは1バイトである。これら1
2個のシンドロームはブロック検査計算回路12に供給
される。第2図に示すように、この回路12は2つの回
路部13及び14から成っている。
回路部13は、各サブブロックについてのr。
個のブロック・シンドロームと、ブロック内におけるサ
ブブロックの位置インデックス!に従う一連の予め選択
された累積重みづけ因子 (・′ ・・・・・・・′!3”−1))とを乗算する
手段を含んでいる。αはガロア有限体の原始生成光であ
る。
ブブロックの位置インデックス!に従う一連の予め選択
された累積重みづけ因子 (・′ ・・・・・・・′!3”−1))とを乗算する
手段を含んでいる。αはガロア有限体の原始生成光であ
る。
B個のバッファ15の各々からの異なった因子重みづけ
シンドロームは、ブロック中のすべてのサブブロックに
ついて回路14で累積的で合計され、前部でr、B個の
ブロック・シンドロームを生成する。これらのブロック
・シンドロームは、16のところに示したように、所定
のやり方で並び替えられる。ブロックの最後のサブブロ
ックが差込まれた後、符号器17(第1図)はr、B個
のブロック検査シンドロームを符号化し、それらにr3
個の検査バイトを付加する。rzB個のブロック検査シ
ンドローム及び11個の付加検査バイトは、ブロックの
最後のサブブロックNに続いて、ディスク・トラック9
上で当該ブロックの終りに記憶される。
シンドロームは、ブロック中のすべてのサブブロックに
ついて回路14で累積的で合計され、前部でr、B個の
ブロック・シンドロームを生成する。これらのブロック
・シンドロームは、16のところに示したように、所定
のやり方で並び替えられる。ブロックの最後のサブブロ
ックが差込まれた後、符号器17(第1図)はr、B個
のブロック検査シンドロームを符号化し、それらにr3
個の検査バイトを付加する。rzB個のブロック検査シ
ンドローム及び11個の付加検査バイトは、ブロックの
最後のサブブロックNに続いて、ディスク・トラック9
上で当該ブロックの終りに記憶される。
第3A図に示すように、データの読取時には、ブロック
の各サブブロックから読取られたn個のデータ・バイト
はバッファ18に記憶され、それと同時にサブブロック
・シンドローム計算回路19にも供給される。回路19
は、各サブブロックについてサブブロック・シンドロー
ムを計算する。
の各サブブロックから読取られたn個のデータ・バイト
はバッファ18に記憶され、それと同時にサブブロック
・シンドローム計算回路19にも供給される。回路19
は、各サブブロックについてサブブロック・シンドロー
ムを計算する。
これらのサブブロック・シンドロームはバッファ20(
第3B図)に記憶される。エラー・バーストを含むサブ
ブロックに対応しないサブブロック・シンドロームは、
サブブロック・データ・トラフィック制御部21を介し
て復号器22へ送られる。エラー・バーストを含むサブ
ブロックを示す外部生成ポインタがもし使用可能であれ
ば、それらもレジスタ42から制御部21に供給される
。
第3B図)に記憶される。エラー・バーストを含むサブ
ブロックに対応しないサブブロック・シンドロームは、
サブブロック・データ・トラフィック制御部21を介し
て復号器22へ送られる。エラー・バーストを含むサブ
ブロックを示す外部生成ポインタがもし使用可能であれ
ば、それらもレジスタ42から制御部21に供給される
。
復号器22は、エラー・バーストを含まない各サブブロ
ックに対する推定エラー・パターンをバス23に出力す
る。これらの推定エラー・パターンは24のところでバ
ッファ18に記憶されているサブブロック・データと代
数的に合計され、これによりエラー・バーストを含まな
いサブブロック中のすべての訂正可能エラーが訂正され
て、バス25上にエラー・バーストを含まないサブブロ
ックの訂正済みデータが供給される。
ックに対する推定エラー・パターンをバス23に出力す
る。これらの推定エラー・パターンは24のところでバ
ッファ18に記憶されているサブブロック・データと代
数的に合計され、これによりエラー・バーストを含まな
いサブブロック中のすべての訂正可能エラーが訂正され
て、バス25上にエラー・バーストを含まないサブブロ
ックの訂正済みデータが供給される。
次に、各サブブロックについてブロック・レベル・シン
ドロームが、回路26(第3B図)によりバス23上の
推定エラー・パターンから計算され、且つ回路27によ
りバス25上の訂正済みサブブロック・データから計算
される。第1図の回路12と同様のブロック検査バイト
計算回路28を用いて、訂正済みサブブロック・データ
に対するブロック・レベル・シンドロームが、ブロック
内での生起順序に従う前述の一連の予め選択された累積
重みづけ因子と乗算され、そして異なった重みづけ因子
と乗算された各ブロック・レベル・シンドロームはB個
のバッファ15の1つに記憶される0次いでバッファ1
5からのこれらの因子重みづけシンドロームは累積的に
合計されて、当該ブロックのすべてのサブブロックをカ
バーする推定ブロック検査シンドロームが生成される。
ドロームが、回路26(第3B図)によりバス23上の
推定エラー・パターンから計算され、且つ回路27によ
りバス25上の訂正済みサブブロック・データから計算
される。第1図の回路12と同様のブロック検査バイト
計算回路28を用いて、訂正済みサブブロック・データ
に対するブロック・レベル・シンドロームが、ブロック
内での生起順序に従う前述の一連の予め選択された累積
重みづけ因子と乗算され、そして異なった重みづけ因子
と乗算された各ブロック・レベル・シンドロームはB個
のバッファ15の1つに記憶される0次いでバッファ1
5からのこれらの因子重みづけシンドロームは累積的に
合計されて、当該ブロックのすべてのサブブロックをカ
バーする推定ブロック検査シンドロームが生成される。
復号器30(第3C図)は、各ブロックのすべてのサブ
ブロックについて書込み時に生成された符号化ブロック
検査シンドロームを復号する。復号された各ブロック検
査シンドロームは、それぞれの合計回路31で対応する
推定ブロック検査シンドロームと代数的に合計され、エ
ラー・バーストを有するサブブロックの位置を示すため
の符号に対する1組のシンドロームを生成する。これら
のシンドロームは復号器32で復号され、それによりエ
ラー・バーストを有するサブブロックを示す代数ポイン
タがT個まで生成される。同時に、1つのエラー・バー
ストを有する各サブブロックについて、復号器32はr
!個のブロック・レベル・シンドロームを生成する。サ
ブブロック・レベルでの誤訂正の影響のため、これら1
2個のブロック・レベル・シンドロームは更新しなけれ
ばならない。これは、復号器32で計算したブロック・
レベル・シンドロームと、回路26で推定エラー・パタ
ーンから計算したブロック・レベル・シンドロームとを
33のところで代数的に合計することにより実施される
。この結果、エラー・バーストを有するサブブロックに
対する真のエラー・パターンを得るためのブロック・レ
ベル・シンドロームがバス34に生成される。
ブロックについて書込み時に生成された符号化ブロック
検査シンドロームを復号する。復号された各ブロック検
査シンドロームは、それぞれの合計回路31で対応する
推定ブロック検査シンドロームと代数的に合計され、エ
ラー・バーストを有するサブブロックの位置を示すため
の符号に対する1組のシンドロームを生成する。これら
のシンドロームは復号器32で復号され、それによりエ
ラー・バーストを有するサブブロックを示す代数ポイン
タがT個まで生成される。同時に、1つのエラー・バー
ストを有する各サブブロックについて、復号器32はr
!個のブロック・レベル・シンドロームを生成する。サ
ブブロック・レベルでの誤訂正の影響のため、これら1
2個のブロック・レベル・シンドロームは更新しなけれ
ばならない。これは、復号器32で計算したブロック・
レベル・シンドロームと、回路26で推定エラー・パタ
ーンから計算したブロック・レベル・シンドロームとを
33のところで代数的に合計することにより実施される
。この結果、エラー・バーストを有するサブブロックに
対する真のエラー・パターンを得るためのブロック・レ
ベル・シンドロームがバス34に生成される。
サブブロック・データ・トラフィック制御部35は次の
ような人力を有する。
ような人力を有する。
読取られたデータ・バイトを表わすに;エラー・バース
トを含むサブブロックを示す更新ポインタ・セット42
からの更新された外部生成ポインタを表わすS: エラー・バーストを含むサブブロックを示す復号器32
からの代数ポインタを表わすT;バッファ36(第3B
図)に記憶されていた推定エラー・パターン; 真のエラー・パターンに対するブロック・レベル・シン
ドローム。
トを含むサブブロックを示す更新ポインタ・セット42
からの更新された外部生成ポインタを表わすS: エラー・バーストを含むサブブロックを示す復号器32
からの代数ポインタを表わすT;バッファ36(第3B
図)に記憶されていた推定エラー・パターン; 真のエラー・パターンに対するブロック・レベル・シン
ドローム。
エラー・バーストのないサブブロックについては、制御
部35は読取られたnデータ・バイト及びバッファ36
からの推定エラー・パターンを表わす2r、バイトを代
数合計回路37に向け、エラー・バーストのないすべて
のサブブロックの訂正を行わせる。
部35は読取られたnデータ・バイト及びバッファ36
からの推定エラー・パターンを表わす2r、バイトを代
数合計回路37に向け、エラー・バーストのないすべて
のサブブロックの訂正を行わせる。
エラー・バーストを含むサブブロックについては、制御
部35は真のエラー・パターンに対するrz個のブロッ
ク・シンドローム及びエラー・バーストを含むサブブロ
ックだけのためのr、個のサブブロック・シンドローム
を復号器39に供給する。復号器39はこれらの入力か
らエラー・パターンを生成する。このエラー・パターン
は40のところで、エラー・バーストを含む読取られた
サブブロックと代数的に合計され、これにより、すべて
のエラー及びイレージヤ(後述)が装置の所期の能力ま
で訂正されたデータ・ブロックがバス41に得られる。
部35は真のエラー・パターンに対するrz個のブロッ
ク・シンドローム及びエラー・バーストを含むサブブロ
ックだけのためのr、個のサブブロック・シンドローム
を復号器39に供給する。復号器39はこれらの入力か
らエラー・パターンを生成する。このエラー・パターン
は40のところで、エラー・バーストを含む読取られた
サブブロックと代数的に合計され、これにより、すべて
のエラー及びイレージヤ(後述)が装置の所期の能力ま
で訂正されたデータ・ブロックがバス41に得られる。
前述のように、読取られたすべてのサブブロックはバッ
ファ18に一時記憶された後、トラフィック制御部35
に送られる。該制御部はエラー・バーストを含むサブブ
ロックを代数合計回路40の方へ送り、エラー・バース
トを含まないサブブロックを合計回路37の方へ送る。
ファ18に一時記憶された後、トラフィック制御部35
に送られる。該制御部はエラー・バーストを含むサブブ
ロックを代数合計回路40の方へ送り、エラー・バース
トを含まないサブブロックを合計回路37の方へ送る。
しかし、バッファ18にはエラー・バーストを含んでい
ると思2われるサブブロックだけを一時記憶し、そして
そのようなサブブロックだけを制御部35を介して合計
回路40へ送るようにすることもできる。
ると思2われるサブブロックだけを一時記憶し、そして
そのようなサブブロックだけを制御部35を介して合計
回路40へ送るようにすることもできる。
計算回路19及びCI−復号器22;回路26、27及
びC−復号器32iC3−復号器30;並びにCI、を
−復号器39で実行される機能は、例エバ米国カリフォ
ルニア州アーヴインのウェスタン・ディジタル社から市
販されているWD60C80エラー検出及び訂正チップ
(EDAC)のようなそれぞれ独立した半導体チップで
実現できる。
びC−復号器32iC3−復号器30;並びにCI、を
−復号器39で実行される機能は、例エバ米国カリフォ
ルニア州アーヴインのウェスタン・ディジタル社から市
販されているWD60C80エラー検出及び訂正チップ
(EDAC)のようなそれぞれ独立した半導体チップで
実現できる。
次に、本発明に従う装置の符号器部分及び復号器部分に
ついてより詳しく説明する。最後にある付録は、本発明
の方法の実施可能性及び効率を明らかにするためのもの
である。
ついてより詳しく説明する。最後にある付録は、本発明
の方法の実施可能性及び効率を明らかにするためのもの
である。
1 び 2 の
データ・アルファベットはq個のシンボルを有する有限
のガロア体CF (q)によって表わされるものとする
。実際の記憶装置への応用ではq=2sが最も一般的で
ある。その場合、CF (2@)の各シンボルはバイト
に対応する。
のガロア体CF (q)によって表わされるものとする
。実際の記憶装置への応用ではq=2sが最も一般的で
ある。その場合、CF (2@)の各シンボルはバイト
に対応する。
2番目のデータ・サフ゛フ゛ロックはシンボッ1作を多
項式の乗算として記述できるので都合がよい。サブブロ
ック・レベル符号(Ct −符号)のための符号器10
は次の符号化多項式によって特、徴づけられる。
項式の乗算として記述できるので都合がよい。サブブロ
ック・レベル符号(Ct −符号)のための符号器10
は次の符号化多項式によって特、徴づけられる。
n ri 1及び0≦J≦N−1である。このサ
ブブロックはまずサブブロック・レベルの〔n、n
I’l、ri +1) R3符号器lOで符号化され
る。数学的には、このデータ・サブブロックを次のよう
に多項式で記述すると都合がよい。
ブブロックはまずサブブロック・レベルの〔n、n
I’l、ri +1) R3符号器lOで符号化され
る。数学的には、このデータ・サブブロックを次のよう
に多項式で記述すると都合がよい。
GF (q)のシンボルαは、原始既約多項式の根を表
わし、そのそれぞれの墓がCF (q)の非零光になっ
ている。このような多項式はX′l−1=1の約数であ
る。1番目の符号化サブブロックは次の多項式で表わさ
れる。
わし、そのそれぞれの墓がCF (q)の非零光になっ
ている。このような多項式はX′l−1=1の約数であ
る。1番目の符号化サブブロックは次の多項式で表わさ
れる。
ダミー変数Xは、その墓によってサブブロック中のバイ
トの出現順序を表わすために導入したも2番目のサブブ
ロックを表わす多項式m (x)においてx (O
メj<n ri 1)の係数として現われる。多
項式による公式化は、符号化操符号化操作は周波数変換
領域においてガロア体(D、7よ7□。(。1)。よ。
トの出現順序を表わすために導入したも2番目のサブブ
ロックを表わす多項式m (x)においてx (O
メj<n ri 1)の係数として現われる。多
項式による公式化は、符号化操符号化操作は周波数変換
領域においてガロア体(D、7よ7□。(。1)。よ。
う7,1ワ。。
を強制する(すなわち、Q<i<r、−1についてC(
α )=0)こととして記述できる。
α )=0)こととして記述できる。
!
スフ・トラック9に書込まれ、それと同時に、第1図に
示すように、共用ブロック検査シンドロームを生成すべ
く回路12で処理される。これらの検査シンドロームの
計算は2ステツプで実行される。最初のステップでは、
ブロック02−シンドがC!−零の位置するガロア体周
波数のところで評価される。C!−零は、(n−、n
r! 、rz+1)−R3符号であるCt−符号のた
めの符号r!−1、のところにある。符号化多項式は次
式で与えられる。
示すように、共用ブロック検査シンドロームを生成すべ
く回路12で処理される。これらの検査シンドロームの
計算は2ステツプで実行される。最初のステップでは、
ブロック02−シンドがC!−零の位置するガロア体周
波数のところで評価される。C!−零は、(n−、n
r! 、rz+1)−R3符号であるCt−符号のた
めの符号r!−1、のところにある。符号化多項式は次
式で与えられる。
2二までの符号化プロセスは従来公知である。
しかし、本発明の重要な特徴に従い、第2ステツr++
i プでは、各シンドローム値C(α )、0く! そして累積的に重みづけられたシンドローム和が次のよ
うに生成される。
i プでは、各シンドローム値C(α )、0く! そして累積的に重みづけられたシンドローム和が次のよ
うに生成される。
上式において、b=o、1、・・・・・・B−1及びi
=0.1・・・ rz 1である。
=0.1・・・ rz 1である。
≦N−1、はブロック内のサブブロック位置を示し、パ
ラメータb、0にbにB−1はこれらの累積的に重みづ
けられたシンドロームを計算するB・個のバッファ15
(第2図)を指標づける。累積的に重みづけれたC2−
シンドロームの総数はr、Bバイトであり、それらはブ
ロック中のすべてのサブブロックの間で共用され、ブロ
ック検査シンドロームと呼ばれる。これらのブロック検
査シンドロームは一般にブロックの最後に書込まれたサ
ブブロックの後に記憶される。
ラメータb、0にbにB−1はこれらの累積的に重みづ
けられたシンドロームを計算するB・個のバッファ15
(第2図)を指標づける。累積的に重みづけれたC2−
シンドロームの総数はr、Bバイトであり、それらはブ
ロック中のすべてのサブブロックの間で共用され、ブロ
ック検査シンドロームと呼ばれる。これらのブロック検
査シンドロームは一般にブロックの最後に書込まれたサ
ブブロックの後に記憶される。
ブロック検査シンドロームについては、符号化操作で注
意しなければならないことがある。すなわち、式(5)
で計算されるr、B個のブロック検査シンドロームは他
の記憶データとは異なり、エラーが保護されていない。
意しなければならないことがある。すなわち、式(5)
で計算されるr、B個のブロック検査シンドロームは他
の記憶データとは異なり、エラーが保護されていない。
しかしこの問題は、(rz B+rz 、rt B、r
3 +1) R3符号器17を用いてそれらを符号化
することで容易に解決できる。パラメータr3は、すべ
ての記憶データ・バイトに対して同じデータ保護を与え
るように選ばれる。
3 +1) R3符号器17を用いてそれらを符号化
することで容易に解決できる。パラメータr3は、すべ
ての記憶データ・バイトに対して同じデータ保護を与え
るように選ばれる。
もし記憶チャネルに関するランダム・エラー及びバース
ト・エラーの統計がわかっていると、確率的に同じデー
タ保護が与えられるようにr、を選ぶことができる。し
かし、もし正確な統計がなければ、r、についての最悪
の場合の選択は次のようになる。一般にはr、Bはnよ
りもかなり小さく、従ってブロック検査シンドロームは
短縮データ・サブブロックを構成しているものと考える
ことができる。最悪の場合、チャネルが任意のサブブロ
ックにおいて最大を個のラニー及び8個のイレージヤ(
2t+s≦r、 十rア)を引起こし得るものとする。
ト・エラーの統計がわかっていると、確率的に同じデー
タ保護が与えられるようにr、を選ぶことができる。し
かし、もし正確な統計がなければ、r、についての最悪
の場合の選択は次のようになる。一般にはr、Bはnよ
りもかなり小さく、従ってブロック検査シンドロームは
短縮データ・サブブロックを構成しているものと考える
ことができる。最悪の場合、チャネルが任意のサブブロ
ックにおいて最大を個のラニー及び8個のイレージヤ(
2t+s≦r、 十rア)を引起こし得るものとする。
ここで、「エラー」とは、その位置及び値が未知である
ような乱れを意味し、「イレージヤ」とは、その位置は
外部ポインタによって知ることができ、従って値だけを
計算しなければならないような乱れをは意味する。そこ
でr、=r、+r、とすると、すべてのデータ・バイト
に対して等しいエラー保護が与えられる。かくして、符
号器17はブロック検査シンドロームを保護する。
ような乱れを意味し、「イレージヤ」とは、その位置は
外部ポインタによって知ることができ、従って値だけを
計算しなければならないような乱れをは意味する。そこ
でr、=r、+r、とすると、すべてのデータ・バイト
に対して等しいエラー保護が与えられる。かくして、符
号器17はブロック検査シンドロームを保護する。
次に、サブブロック・レベルの(n、n−r、、rt+
1)R3符号C9及びブロック・レベルの(n、 n−
rz 、rz +1)−R3符号C2で構成された本発
明の2レベル・アーキテクチャの強化されたエラー訂正
能力について説明する。サブブロックにおける所望の訂
正可能エラー数をLで表わし、所望の訂正可能イレージ
ヤ数をSで表わす。これらの所望の性能パラメータS及
びLの値が確立されると、2レベル・アーキテクチャの
設計パラメータr1及びr2は、すべてのエラーを訂正
するためには、各サブブロックについて不等式2 t+
s<rt +rtを満足しなければならない。
1)R3符号C9及びブロック・レベルの(n、 n−
rz 、rz +1)−R3符号C2で構成された本発
明の2レベル・アーキテクチャの強化されたエラー訂正
能力について説明する。サブブロックにおける所望の訂
正可能エラー数をLで表わし、所望の訂正可能イレージ
ヤ数をSで表わす。これらの所望の性能パラメータS及
びLの値が確立されると、2レベル・アーキテクチャの
設計パラメータr1及びr2は、すべてのエラーを訂正
するためには、各サブブロックについて不等式2 t+
s<rt +rtを満足しなければならない。
サブブロックは、そのエラー及びイレージヤの数が不等
式rl<2t+s≦−r、+r、を満足すると、エラー
・バーストを有しているものとみなされる。位置がわか
らないエラー・バーストを含むサブブロックの数をTで
表わし、セット42からの外部生成ポインタによって位
置が示されるエラー・バーストを含むサブブロックの数
をSで表わし、両方の型のエラーを訂正するものとする
。
式rl<2t+s≦−r、+r、を満足すると、エラー
・バーストを有しているものとみなされる。位置がわか
らないエラー・バーストを含むサブブロックの数をTで
表わし、セット42からの外部生成ポインタによって位
置が示されるエラー・バーストを含むサブブロックの数
をSで表わし、両方の型のエラーを訂正するものとする
。
それぞれの長さがr2でBバッファの数(本2レベル・
アーキテクチャの第3の設計パラメータ)が不等式2T
+S−≦−Bを満足するように選択されると、エラー・
バーストを含む訂正可能サブブロックの総数はT+Sに
なる。2 t+s<r、である他のすべてのサブブロッ
クはエラー・バーストがなく、サブブロック・レベル符
号CIで訂正することができる。
アーキテクチャの第3の設計パラメータ)が不等式2T
+S−≦−Bを満足するように選択されると、エラー・
バーストを含む訂正可能サブブロックの総数はT+Sに
なる。2 t+s<r、である他のすべてのサブブロッ
クはエラー・バーストがなく、サブブロック・レベル符
号CIで訂正することができる。
口 3 A〜3 D の読取
られた1番目のサブブロックc (x)は、次のよう
に元のC6符号化サブブロックc (x)! とはエラー・パターン多項式e (x)だけ異なって
いる。
られた1番目のサブブロックc (x)は、次のよう
に元のC6符号化サブブロックc (x)! とはエラー・パターン多項式e (x)だけ異なって
いる。
e (に)は次式で与えられる。
!
jにn−tである。
復号プロセスの最初のステップは、回路19で!
−1、の計算である。定義によりC
(α )=0、
O−≦−1.≦−r+ 1%であるから、C1−シ
ンドロームは次のようになる。
ンドロームは次のようになる。
これらのシンドロームは、読取られたすべてのサブブロ
ックについて計算される。次のステップでは、CI−復
号器22がこれらのシンドロームを処理して、エラー・
パターン多項式の最小ハミ上式中のe (x)は推定
エラー・パターンである。
ックについて計算される。次のステップでは、CI−復
号器22がこれらのシンドロームを処理して、エラー・
パターン多項式の最小ハミ上式中のe (x)は推定
エラー・パターンである。
1番目のサブブロックがエラー・バーストを含んでいな
ければ、C1−復号器22からの推定エラー・パターン
e (x) は実際のエラー・バター読取られてバッ
ファ18に一時記憶されていたサブブロック多項式c
(x)と24のところで代数的に合計される。この計
算はポインタを持たないサブブロックに対してのみ実行
される。他のすべてのサブブロックのC1−シンドロー
ムの処理はCI、z−復合器39のところまで遅らされ
る。回路24からは次のような推定C1−符号ワードが
出力される。
ければ、C1−復号器22からの推定エラー・パターン
e (x) は実際のエラー・バター読取られてバッ
ファ18に一時記憶されていたサブブロック多項式c
(x)と24のところで代数的に合計される。この計
算はポインタを持たないサブブロックに対してのみ実行
される。他のすべてのサブブロックのC1−シンドロー
ムの処理はCI、z−復合器39のところまで遅らされ
る。回路24からは次のような推定C1−符号ワードが
出力される。
! ! !エラー・バー
ストを含み且つポインタを持っていなければ、C1−復
号器22でそれを訂正しようとすると、失敗に終るか又
はエラー・バーストを誤訂正してしまう。C4−復号器
22は失敗を示す信号を線43に発生し、それにより2
番目のサブブロックを前にエラー・バーストを含んでい
るとは知られていなかったサブブロックとして示すポイ
ンタが42で生成される。以下の説明で、1つのブロッ
クを構成するすべてのサブブロックを含ませるため、エ
ラー・バーストを含むサブブロックの位置が42からの
ポインタ又はC1−復号器22の失敗信号(43)から
のポインタによつここで、2番目のサブブロックが誤訂
正された、すなわち、23上の推定エラー・パターンe
(×)! が実際のエラー・パターンe (x)とは異なってい
たとする。可能性としては、誤訂正が有効Ct−符号ワ
ードで、そのため第3D図に示す復号器39を通過し、
2レベル・アーキテクチャの訂正能力を無効にすること
が考えられる。このようなことが起こり得ないことを証
明するため、付録の命題1において、実際のエラー・パ
ターンとtI定エラー・パターンとの間の差として得ら
れる次の誤差パターン多項式の性質を解析している。
ストを含み且つポインタを持っていなければ、C1−復
号器22でそれを訂正しようとすると、失敗に終るか又
はエラー・バーストを誤訂正してしまう。C4−復号器
22は失敗を示す信号を線43に発生し、それにより2
番目のサブブロックを前にエラー・バーストを含んでい
るとは知られていなかったサブブロックとして示すポイ
ンタが42で生成される。以下の説明で、1つのブロッ
クを構成するすべてのサブブロックを含ませるため、エ
ラー・バーストを含むサブブロックの位置が42からの
ポインタ又はC1−復号器22の失敗信号(43)から
のポインタによつここで、2番目のサブブロックが誤訂
正された、すなわち、23上の推定エラー・パターンe
(×)! が実際のエラー・パターンe (x)とは異なってい
たとする。可能性としては、誤訂正が有効Ct−符号ワ
ードで、そのため第3D図に示す復号器39を通過し、
2レベル・アーキテクチャの訂正能力を無効にすること
が考えられる。このようなことが起こり得ないことを証
明するため、付録の命題1において、実際のエラー・パ
ターンとtI定エラー・パターンとの間の差として得ら
れる次の誤差パターン多項式の性質を解析している。
からないエラー・バーストを含むサブブロックの数Tが
減少し、それに伴ない位置がわかっているエラー・バー
ストを含むサブブロックの数は、2T+S−≦−Bとい
う関係式に従い一般に増加する。
減少し、それに伴ない位置がわかっているエラー・バー
ストを含むサブブロックの数は、2T+S−≦−Bとい
う関係式に従い一般に増加する。
新しいイレージヤは、位置レジスタ42を更新するため
に43を介して送られるC1−復号器失敗信号に対応し
ている。
に43を介して送られるC1−復号器失敗信号に対応し
ている。
復号プロセスにおける次のステップは、C1復号器22
によって供給された推定C1−符号ワードc (x)
の02−シンドロームの計算(26,27)である。こ
れらのシンドロームは、回路28での推定ブロック検査
シンドロームの計算に対する入力となる。この計算は第
2図の回路12での計算と同じであり、式(5)と同様
に、推定シンドローム・バイトに対する式は次のように
なる。
によって供給された推定C1−符号ワードc (x)
の02−シンドロームの計算(26,27)である。こ
れらのシンドロームは、回路28での推定ブロック検査
シンドロームの計算に対する入力となる。この計算は第
2図の回路12での計算と同じであり、式(5)と同様
に、推定シンドローム・バイトに対する式は次のように
なる。
C8−復号器22での処理に続いて、位置がわb=0,
1・・・、B−1、1=O11・・・ rt累積ブロ
ック・レベル・シンドロームは、最後のサブブロックの
後に記憶されていた読取りブロック検査シンドロームは
C3−復号器30により復元される。この復元器への入
力は、雑音の入ったr、B個のブロック検査シンドロー
ムA (b) 、O<b<B−1、Q < i <
r t 1、及び同じくエラーが生じているかも知れ
ないr。
1・・・、B−1、1=O11・・・ rt累積ブロ
ック・レベル・シンドロームは、最後のサブブロックの
後に記憶されていた読取りブロック検査シンドロームは
C3−復号器30により復元される。この復元器への入
力は、雑音の入ったr、B個のブロック検査シンドロー
ムA (b) 、O<b<B−1、Q < i <
r t 1、及び同じくエラーが生じているかも知れ
ないr。
個の検査バイトである。復号器30からは復元されたr
2B個のブロック検査シンドロームが出力され、それら
は28で計算された推定シンドロームから減算されて、
差ΔA (b) =A (b)i A (b)を生成する。この差は次式で与えられる。
2B個のブロック検査シンドロームが出力され、それら
は28で計算された推定シンドロームから減算されて、
差ΔA (b) =A (b)i A (b)を生成する。この差は次式で与えられる。
!
−Lである。命題1により、i番目のサブブロックがエ
ラー・バーストを含んでいない場合にのみ、これらは零
になる。1番目のサブブロックがエラー・バーストを含
んでいると、e はO<i<rt−1の範囲内にある幾
つかのiに対して非零である。これらのシンドロームか
ら、i番目(0<j≦−r、−1)の累積ブロック・シ
ンドローム多項式は次のように定義される。
ラー・バーストを含んでいない場合にのみ、これらは零
になる。1番目のサブブロックがエラー・バーストを含
んでいると、e はO<i<rt−1の範囲内にある幾
つかのiに対して非零である。これらのシンドロームか
ら、i番目(0<j≦−r、−1)の累積ブロック・シ
ンドローム多項式は次のように定義される。
式(12)で定義された多項式がα で取る値である。
すなわち、
エラー・バーストを含むサブブロックの未知の4mW@
(1’1.−・(mld・9■位14(z”、、・・
・、I!ミ)とする。次に解くべき問題は、エラー・バ
ーストを含むサブブロックの未知及び91″位zoas
合ゞ”け6各″′° げ°1゜、3つい−c、、1ヶ。
(1’1.−・(mld・9■位14(z”、、・・
・、I!ミ)とする。次に解くべき問題は、エラー・バ
ーストを含むサブブロックの未知及び91″位zoas
合ゞ”け6各″′° げ°1゜、3つい−c、、1ヶ。
。7、−ユ、□□(vlooo・2+)及び累積ブロッ
ク・シンドローム7 (αr++i )、 ! o−、e−≦−N−1,0−≦−i<r、−1、の計算
である。この問題は、累積ブロック・シンドローム多項
八e(x)、O≦iにrよ−1、の新規な解釈を導入す
ることによって解かれる。iを固定した場合、e (
x)は、N個のサブブロックから成るブロック全体に対
するエラー・パターン多項式、。
ク・シンドローム7 (αr++i )、 ! o−、e−≦−N−1,0−≦−i<r、−1、の計算
である。この問題は、累積ブロック・シンドローム多項
八e(x)、O≦iにrよ−1、の新規な解釈を導入す
ることによって解かれる。iを固定した場合、e (
x)は、N個のサブブロックから成るブロック全体に対
するエラー・パターン多項式、。
ここでは(N、、N−B、B+1)−R3符号Cにおけ
る符号ワードとして考えることができる。
る符号ワードとして考えることができる。
エラー・バーストを含むサブブロックの未知の位1(”
°1 °°°・”薔、)及′前ゝ定義は非零記 号器32から得られる。復号器32に入力される累積ブ
ロック・シンドローム多項式e (x)は、多くとも
3個のイレージヤ及びT個のランダム・エラーを示すエ
ラー・パターンを表わし、そして設計パラメータBは不
等式2T+S−≦、Bを満足するので、この後号器32
は必要な復号能力を持つでいる。命題1により、ブロッ
ク・シンドロームeso≦i<r、−1,がすべて零で
あれば、! 2番目のサブブロックはエラー・バーストを含まず、そ
の場合、CI−推定符号ワードc (x)は、制御部
35を通過して代数合計回路37へ送られる復号出力で
ある。さもなければ、すなわちε番目のサフ′フ゛ロッ
クがエラー・バーストを含んでいると、更に別のステッ
プが必要である。
°1 °°°・”薔、)及′前ゝ定義は非零記 号器32から得られる。復号器32に入力される累積ブ
ロック・シンドローム多項式e (x)は、多くとも
3個のイレージヤ及びT個のランダム・エラーを示すエ
ラー・パターンを表わし、そして設計パラメータBは不
等式2T+S−≦、Bを満足するので、この後号器32
は必要な復号能力を持つでいる。命題1により、ブロッ
ク・シンドロームeso≦i<r、−1,がすべて零で
あれば、! 2番目のサブブロックはエラー・バーストを含まず、そ
の場合、CI−推定符号ワードc (x)は、制御部
35を通過して代数合計回路37へ送られる復号出力で
ある。さもなければ、すなわちε番目のサフ′フ゛ロッ
クがエラー・バーストを含んでいると、更に別のステッ
プが必要である。
このステップは、エラー・バーストを含むサブブロック
の復号プロセスにおける最後のステップであり、パラメ
ータ(n、n rl rt、r+十rt+1)を有
するR3符号C1,2のための復号器39でシンドロー
ムe (α )、0≦j〈r、+r、−1、の完全なス
トリングを処理する。
の復号プロセスにおける最後のステップであり、パラメ
ータ(n、n rl rt、r+十rt+1)を有
するR3符号C1,2のための復号器39でシンドロー
ムe (α )、0≦j〈r、+r、−1、の完全なス
トリングを処理する。
この完全シンドローム・ストリングは、前述のステップ
で計算さ、れた2つの互いに素のシンドローム・ストリ
ングを40で結合することにより得られる。シンドロー
ムの第一のサブストリングe! (α )、0≦i≦r1−1、は復号プロセスの最初の
ステップでCI−シンドロームとして得ら! 一≦−1−≦−r2−1、は、式(9)を用いてこれら
の値に対する明示的な式を書くことにより容易にわかる
。
で計算さ、れた2つの互いに素のシンドローム・ストリ
ングを40で結合することにより得られる。シンドロー
ムの第一のサブストリングe! (α )、0≦i≦r1−1、は復号プロセスの最初の
ステップでCI−シンドロームとして得ら! 一≦−1−≦−r2−1、は、式(9)を用いてこれら
の値に対する明示的な式を書くことにより容易にわかる
。
Q<i<r、 −1
!
C−復号器32から得られる累積ブロック・シンドロー
ムe 、O<i<rz−1、そのもので! 復号器22で計算された推定エラー・パターン! ろで評価することにより得られる。
ムe 、O<i<rz−1、そのもので! 復号器22で計算された推定エラー・パターン! ろで評価することにより得られる。
かくして、第3A〜3D図に示されている復号プロセス
は、C1,2−復号器39で要求される完Q<i<r、
+rz 1、を供給する。C1,を復号器39は、
40のところでc (x)から減算! されるエラー・パターンe (x)を生成すること! により、エラー・バーストを含むサブブロックに対する
訂正プロセスを完了する。
は、C1,2−復号器39で要求される完Q<i<r、
+rz 1、を供給する。C1,を復号器39は、
40のところでc (x)から減算! されるエラー・パターンe (x)を生成すること! により、エラー・バーストを含むサブブロックに対する
訂正プロセスを完了する。
E0発明の効果
エラー・バーストを含むサブブロックのうち、その位置
が既知のサブブロックの数を31位置が未知のサブブロ
ックの数をTとし、そしてバッファ15の数をBとする
と、本発明は、2T+S≦Bという条件が成立している
ブロック中のエラー・バーストを含むサブブロックのす
べての組合せを見つけて訂正することができる。これは
、記憶されていたブロック検査シンドロームと再計算さ
れたブロック検査シンドロームとの差をR3復号器32
へのブロック・シンドローム入力として用いることによ
って、サブブロック・レベルのエラー訂正能力を損うこ
となく達成される。
が既知のサブブロックの数を31位置が未知のサブブロ
ックの数をTとし、そしてバッファ15の数をBとする
と、本発明は、2T+S≦Bという条件が成立している
ブロック中のエラー・バーストを含むサブブロックのす
べての組合せを見つけて訂正することができる。これは
、記憶されていたブロック検査シンドロームと再計算さ
れたブロック検査シンドロームとの差をR3復号器32
へのブロック・シンドローム入力として用いることによ
って、サブブロック・レベルのエラー訂正能力を損うこ
となく達成される。
また本発明に従う2レベル・アーキテクチャは、選択さ
れたエラー訂正能力に対して最小数、すなわちNrl
+Brt +rs個の検査バイトしか必要としない。前
述のように、Nはブロック当りのサブブロックの数を表
わし、rlは符号化されたサブブロック中のサブブロッ
ク検査バイトの数を表わし、r、はブロック中のブロッ
ク検査バイトの数を表わし、r、は、2 T+S−≦−
Bという条件のもとでブロックのすべてのバイトを等し
く保護するために付加される、ブロック検査バイト用の
検査バイト数を表わす。
れたエラー訂正能力に対して最小数、すなわちNrl
+Brt +rs個の検査バイトしか必要としない。前
述のように、Nはブロック当りのサブブロックの数を表
わし、rlは符号化されたサブブロック中のサブブロッ
ク検査バイトの数を表わし、r、はブロック中のブロッ
ク検査バイトの数を表わし、r、は、2 T+S−≦−
Bという条件のもとでブロックのすべてのバイトを等し
く保護するために付加される、ブロック検査バイト用の
検査バイト数を表わす。
しかし、もしS=0という制約が課されるのであれば、
すなわち、サブブロックを示す外部生成ポインタが使用
できないのであれば、このアーキテクチャを修正して、
付録の命題2で証明するように、検査バイトの総数を2
t+ N+3 (tr−tr)T+2tiまで減らすこ
とができる。ここで、t、及びt2はそれぞれサブブロ
ック・レベル及びブロック・レベルでの所望の訂正可能
ランダム・エラーの数を表わし、tr<Ltであり、t
、はブロック検査シンドロームにおけるエラーの最大数
を表わし、Tはバースト・エラーを有する訂正可能サブ
ブロック(ポインタは使用できない)の所望の数を表わ
す。
すなわち、サブブロックを示す外部生成ポインタが使用
できないのであれば、このアーキテクチャを修正して、
付録の命題2で証明するように、検査バイトの総数を2
t+ N+3 (tr−tr)T+2tiまで減らすこ
とができる。ここで、t、及びt2はそれぞれサブブロ
ック・レベル及びブロック・レベルでの所望の訂正可能
ランダム・エラーの数を表わし、tr<Ltであり、t
、はブロック検査シンドロームにおけるエラーの最大数
を表わし、Tはバースト・エラーを有する訂正可能サブ
ブロック(ポインタは使用できない)の所望の数を表わ
す。
付二−−−鉄
実際のエラー・パターンとC8−復号器22で生成され
た推定エラー・パターンとの差を表わす多項式e (に
)は常に01−符号ワードであるし! かし、エラー・バースト(第ルベルの訂正能力を越えた
エラー)のために誤訂正が生じ、それでe (x)が
非零になっていると、それはC2−符! 号ワードではなく、従ってそのC2−シンドローム・バ
イトが非零になる。これらの非零C2−シンドロームは
誤訂正をなかったことにするのに用いられる。
た推定エラー・パターンとの差を表わす多項式e (に
)は常に01−符号ワードであるし! かし、エラー・バースト(第ルベルの訂正能力を越えた
エラー)のために誤訂正が生じ、それでe (x)が
非零になっていると、それはC2−符! 号ワードではなく、従ってそのC2−シンドローム・バ
イトが非零になる。これらの非零C2−シンドロームは
誤訂正をなかったことにするのに用いられる。
延所
! !
は共に01の符号ワードであり、CIは線形符号である
から、それらの差e (x) も符号ワードである。
から、それらの差e (x) も符号ワードである。
前述のように、1番目のサブブロックがエラー・バース
トを含んでいなければ、実際のエラー・パターン及び推
定エラー・パターンは等しく、その差は零である。1番
のサブブロックがエラー・バーストを含んでいると、そ
の実際のエラー・パターンはC3−復号器22の訂正能
力を越え、従って誤訂正が行われた場合は、推定エラー
・パターンは前者とは異なったものになり、その結果と
して非零の差が生じる。
トを含んでいなければ、実際のエラー・パターン及び推
定エラー・パターンは等しく、その差は零である。1番
のサブブロックがエラー・バーストを含んでいると、そ
の実際のエラー・パターンはC3−復号器22の訂正能
力を越え、従って誤訂正が行われた場合は、推定エラー
・パターンは前者とは異なったものになり、その結果と
して非零の差が生じる。
ここで、実際のエラー・パターンe (x)がS!
個のイレージヤ及びt゛個のランダム・エラーから成っ
ていて、2t’+s≦r、 +rzであるとする。誤訂
正の場合、C1−復号器22は、エラーが2t”十s≦
J1を満足するような5個のイレージヤ及びt11個の
ランダム・エラーに制限される推定エラー・パターン多
項式e (x)を生成する。誤訂正後のエラー・パタ
ーンe (x)は! は上述の2つのエラー・パターンの差を表わし、従って
そのハミング重みは多くともs+t’+t”≦rl +
lrz /2J<r+ +rzである。ここで符号化
多項式g1、z (x) =(x−1)(x−α) (
x号C8,2を考える。これはパラメータ(n、 nr
、−rt、、r、+r、+1)を有するR3符号として
定義される。すなわち、その最小ハミング重みはr++
r*+1である。
ていて、2t’+s≦r、 +rzであるとする。誤訂
正の場合、C1−復号器22は、エラーが2t”十s≦
J1を満足するような5個のイレージヤ及びt11個の
ランダム・エラーに制限される推定エラー・パターン多
項式e (x)を生成する。誤訂正後のエラー・パタ
ーンe (x)は! は上述の2つのエラー・パターンの差を表わし、従って
そのハミング重みは多くともs+t’+t”≦rl +
lrz /2J<r+ +rzである。ここで符号化
多項式g1、z (x) =(x−1)(x−α) (
x号C8,2を考える。これはパラメータ(n、 nr
、−rt、、r、+r、+1)を有するR3符号として
定義される。すなわち、その最小ハミング重みはr++
r*+1である。
e (x)のハミング重みは多くともr、+r、でで
あるから、それはc+4の符号ワードではあり得ない。
あるから、それはc+4の符号ワードではあり得ない。
しかし、e (x)はC8の符号ワードで!
あり、C1,!はC1及びCtの重なり合わない空スペ
クトルにより指定されるので、結局e (x)はC2
の符号ワードではあり得ないことが証明される。
クトルにより指定されるので、結局e (x)はC2
の符号ワードではあり得ないことが証明される。
血月」−
エラー・バーストを含むサブブロックについてのエラー
・パターンの差を表わす多項式e (x)! から、e (α) =0.0<i<r+ +! Lr t / 2 」I T!h6.従′)T e 、
(x) &* (n。
・パターンの差を表わす多項式e (x)! から、e (α) =0.0<i<r+ +! Lr t / 2 」I T!h6.従′)T e 、
(x) &* (n。
1)−R3符号の符号ワードであると考えることができ
る。しかしそうすると、命題1の証明から、ので、検査
バイトの総数を2 t+ N+3 (tz−t r )
T + 2 t 3に減らすことができる。
る。しかしそうすると、命題1の証明から、ので、検査
バイトの総数を2 t+ N+3 (tz−t r )
T + 2 t 3に減らすことができる。
■
命題1の証明から、T (×)がC1の符号ワードであ
ること、及びそのハミング重みが多(ともrl+lr、
/2Jであることが示された。ここ=0、Q<i<rl
+ lrz /2J 1であるハミング重みが多く
ともr、+lrz/2Jであることが示されており、従
って非零の値er1÷i (α)≠o、 o−≦−i < L r z / 2
J 1が存在するので、矛盾がでてくる。
ること、及びそのハミング重みが多(ともrl+lr、
/2Jであることが示された。ここ=0、Q<i<rl
+ lrz /2J 1であるハミング重みが多く
ともr、+lrz/2Jであることが示されており、従
って非零の値er1÷i (α)≠o、 o−≦−i < L r z / 2
J 1が存在するので、矛盾がでてくる。
命題2は、エラー・バーストを含むサブブロックの位置
及びそれらのブロック・シンドローム7、!・0−≦−
区Lし・/2J−1を決定す67には、C−復号器32
をLr、/2J回使用すれば十分であることを示してい
る。これらのシンドロームの残り半分e L rz
/2 J<i<rzと仮定する。e (に)はC1の
符号ワードである! −1の計算では、それらの位置が既知なため、C−復号
器32は、lrz/2J≦i<rz −1及びO−≦−
b<T−1(0<b−≦−B−1ではない)ことを必要
とするだけである。B=27及びr。
及びそれらのブロック・シンドローム7、!・0−≦−
区Lし・/2J−1を決定す67には、C−復号器32
をLr、/2J回使用すれば十分であることを示してい
る。これらのシンドロームの残り半分e L rz
/2 J<i<rzと仮定する。e (に)はC1の
符号ワードである! −1の計算では、それらの位置が既知なため、C−復号
器32は、lrz/2J≦i<rz −1及びO−≦−
b<T−1(0<b−≦−B−1ではない)ことを必要
とするだけである。B=27及びr。
=2(tx t+)であるから、’r (tx −
t+ )個のブロック検査バイトΔA、 (b) 、L
rz /21<i<r、−1、T−≦−す、≦−B−1
、の計算は不要であり、本発明に従う2レベル・アーキ
テクチャにおける検査バイトの総数を2 t+ N+3
(tztI)T+2tzに減らすことができる。
t+ )個のブロック検査バイトΔA、 (b) 、L
rz /21<i<r、−1、T−≦−す、≦−B−1
、の計算は不要であり、本発明に従う2レベル・アーキ
テクチャにおける検査バイトの総数を2 t+ N+3
(tztI)T+2tzに減らすことができる。
第1図は本発明に従うシステムの符号器部分を示すブロ
ック図。 第2図は第1図においてブロック検査バイトを計算する
部分の詳細を示すブロック図。 第3A図ないし第3D図は本発明に従うシステムの復号
器部分を示すブロック図。
ック図。 第2図は第1図においてブロック検査バイトを計算する
部分の詳細を示すブロック図。 第3A図ないし第3D図は本発明に従うシステムの復号
器部分を示すブロック図。
Claims (1)
- 【特許請求の範囲】 データがブロック形式で記憶され、各ブロックは複数の
サブブロックを含み、当該ブロックの最後のサブブロッ
クの後にはブロック検査シンドロームが記憶され、読取
り時に復号ブロック検査シンドローム及び推定ブロック
検査シンドロームが生成されるような記憶媒体において
、多重エラー・バーストを訂正するために、 前記復号ブロック検査シンドローム及び前記推定ブロッ
ク検査シンドロームを代数的に組合せて、エラー・バー
ストを含むサブブロックをポインタなしに所定数まで見
つけるための1組のブロック検査シンドロームを生成し
、 前記1組のブロック検査シンドロームを復号して、前記
エラー・バーストを含むサブブロックを識別し、 前記エラー・バーストを含むサブブロック中のエラーの
位置及び値を識別するブロック・レベル・シンドローム
を計算する、 ことを特徴とするエラー訂正方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US284979 | 1988-12-14 | ||
US07/284,979 US4951284A (en) | 1988-12-14 | 1988-12-14 | Method and means for correcting random and burst errors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02189032A true JPH02189032A (ja) | 1990-07-25 |
JPH0831806B2 JPH0831806B2 (ja) | 1996-03-27 |
Family
ID=23092256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1322776A Expired - Lifetime JPH0831806B2 (ja) | 1988-12-14 | 1989-12-14 | エラー訂正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4951284A (ja) |
EP (1) | EP0373764B1 (ja) |
JP (1) | JPH0831806B2 (ja) |
DE (1) | DE68921855T2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164944A (en) * | 1990-06-08 | 1992-11-17 | Unisys Corporation | Method and apparatus for effecting multiple error correction in a computer memory |
US5377208A (en) * | 1991-11-02 | 1994-12-27 | U.S. Philips Corporation | Transmission system with random error and burst error correction for a cyclically coded digital signal |
US5329535A (en) * | 1992-04-30 | 1994-07-12 | International Business Machines Corporation | Variable block lengths on-the-fly error correcting decoder |
KR100228267B1 (ko) * | 1992-12-30 | 1999-11-01 | 윤종용 | 영상부호화 시스템의 에러수정장치 |
US5383204A (en) * | 1993-06-29 | 1995-01-17 | Mitsubishi Semiconductor America, Inc. | Parallel encoding apparatus and method implementing cyclic redundancy check and Reed-Solomon codes |
US5465260A (en) * | 1993-11-04 | 1995-11-07 | Cirrus Logic, Inc. | Dual purpose cyclic redundancy check |
US5727003A (en) * | 1995-07-03 | 1998-03-10 | Cirrus Logic, Inc. | Method and apparatus for flash burst error correction |
US5721744A (en) * | 1996-02-20 | 1998-02-24 | Sharp Microelectronics Technology, Inc. | System and method for correcting burst errors in digital information |
US6219814B1 (en) | 1996-12-23 | 2001-04-17 | International Business Machines Corporation | Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD) |
US6041430A (en) * | 1997-11-03 | 2000-03-21 | Sun Microsystems, Inc. | Error detection and correction code for data and check code fields |
US6275965B1 (en) * | 1997-11-17 | 2001-08-14 | International Business Machines Corporation | Method and apparatus for efficient error detection and correction in long byte strings using generalized, integrated, interleaved reed-solomon codewords |
US5946328A (en) * | 1997-11-17 | 1999-08-31 | International Business Machines Corporation | Method and means for efficient error detection and correction in long byte strings using integrated interleaved Reed-Solomon codewords |
US6574776B1 (en) * | 1999-04-09 | 2003-06-03 | Oak Technology, Inc. | Simultaneous processing for error detection and P-parity ECC encoding |
JP2005519422A (ja) * | 2002-03-08 | 2005-06-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ことによると欠損した符号ワードの連帯的な復号化の方法 |
US7131052B2 (en) * | 2002-08-12 | 2006-10-31 | International Business Machines Corporation | Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors |
US7231578B2 (en) | 2004-04-02 | 2007-06-12 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for detecting and correcting errors using multiple interleave erasure pointers |
US20080082896A1 (en) * | 2006-08-25 | 2008-04-03 | Broadcom Corporation | Burst error correction with offset for correction vector based on fire code |
US8136013B2 (en) * | 2006-08-25 | 2012-03-13 | Broadcom Corporation | Burst error correction based on fire code |
US7895502B2 (en) * | 2007-01-04 | 2011-02-22 | International Business Machines Corporation | Error control coding methods for memories with subline accesses |
US20100067338A1 (en) * | 2008-09-15 | 2010-03-18 | Lite-On It Corporation | Method of Determining the Quality of Data on an Optical Disc |
US8392807B2 (en) | 2010-07-23 | 2013-03-05 | Sandisk Technologies Inc. | System and method of distributive ECC processing |
US8856618B2 (en) * | 2012-10-04 | 2014-10-07 | HGST Netherlands B.V. | Scalable repair block error correction for sequential multiple data blocks in a magnetic data storage device |
US8959414B2 (en) * | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59123945A (ja) * | 1982-12-29 | 1984-07-17 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 多数バイトエラ−訂正システム |
JPS6273336A (ja) * | 1985-09-27 | 1987-04-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | マルチバイト・エラ−訂正方法及びシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4525838A (en) * | 1983-02-28 | 1985-06-25 | International Business Machines Corporation | Multibyte error correcting system involving a two-level code structure |
US4833679A (en) * | 1987-08-31 | 1989-05-23 | International Business Machines Corporation | Method and apparatus with improved error correction and error information availability |
US4849975A (en) * | 1987-11-10 | 1989-07-18 | International Business Machines Corporation | Error correction method and apparatus |
-
1988
- 1988-12-14 US US07/284,979 patent/US4951284A/en not_active Expired - Fee Related
-
1989
- 1989-11-10 EP EP89311681A patent/EP0373764B1/en not_active Expired - Lifetime
- 1989-11-10 DE DE68921855T patent/DE68921855T2/de not_active Expired - Fee Related
- 1989-12-14 JP JP1322776A patent/JPH0831806B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59123945A (ja) * | 1982-12-29 | 1984-07-17 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | 多数バイトエラ−訂正システム |
JPS6273336A (ja) * | 1985-09-27 | 1987-04-04 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | マルチバイト・エラ−訂正方法及びシステム |
US4706250A (en) * | 1985-09-27 | 1987-11-10 | International Business Machines Corporation | Method and apparatus for correcting multibyte errors having improved two-level code structure |
Also Published As
Publication number | Publication date |
---|---|
DE68921855D1 (de) | 1995-04-27 |
EP0373764A3 (en) | 1991-10-23 |
EP0373764A2 (en) | 1990-06-20 |
DE68921855T2 (de) | 1995-10-12 |
EP0373764B1 (en) | 1995-03-22 |
JPH0831806B2 (ja) | 1996-03-27 |
US4951284A (en) | 1990-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02189032A (ja) | エラー訂正方法 | |
US7278085B1 (en) | Simple error-correction codes for data buffers | |
US6615387B1 (en) | Method and apparatus for error detection | |
US6574774B1 (en) | Physical block address recovery apparatus system and method for cyclic error correction codes | |
US5291496A (en) | Fault-tolerant corrector/detector chip for high-speed data processing | |
US20080215956A1 (en) | Computing an error detection code syndrome based on a correction pattern | |
US6044482A (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data | |
EP0316063A2 (en) | Error correction using look-up tables | |
US8117526B2 (en) | Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal | |
US20050188292A1 (en) | Method and apparatus for encoding special uncorrectable errors in an error correction code | |
JPH03136524A (ja) | 長バースト誤りに対する誤り検出及び訂正システム | |
EP0233075B1 (en) | Method and apparatus for generating error detection check bytes for a data record | |
JPS6354254B2 (ja) | ||
JPS6273336A (ja) | マルチバイト・エラ−訂正方法及びシステム | |
US7310765B1 (en) | Method and apparatus for checking read errors with two cyclic redundancy check stages | |
US20050149834A1 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
JPS6349245B2 (ja) | ||
US6009550A (en) | PBA recovery apparatus and method for interleaved reed-solomon codes | |
JPS628056B2 (ja) | ||
US5943348A (en) | Method to check for burst limiting in error correcting systems | |
US5974582A (en) | High-speed chien search logic | |
JPH0361381B2 (ja) | ||
EP1213841A2 (en) | Erasure correction for ECC entities | |
JPH08293802A (ja) | インターリーブ式誤り訂正方法 | |
Patel | Two-level coding for error control in magnetic disk storage products |