JPH01278179A - 同期分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機内に設置される同期分離
回路に関するものである。

（従来の技術） カラーテレビジョン放送システムでは、放送局側のカメ
ラの分解走査と、受像機側の組立て走査とを一致させる
ために１水平走査線分と１フレーム分の映像信号の間に
それぞれ水平同期信号と垂直同期信号とが重畳され、受
像機内にはこれら水平、垂直の同期信号と映像信号とを
分離するための同期分離回路が設置される。

従来、上述の同期分離回路は、まず、水平／垂直同期信
号を含む複合同期信号と映像信号とを両者の振幅差を利
用して分離し、次に、この分離済みの複合同期信号中の
水平／垂直同期信号を両者の周波数差を利用して分離す
るように構成されている。分離済みの各同期信号は、間
歇的に発生することのある検出誤りのもとで位相の安定
化を確立するために、それぞれの位相ロックループを介
して表示走査のためのタイミング信号として後段の表示
回路などに供給される構成となっている。

（発明が解決しようとする課題） 最近、急ピッチで進められている高画質テレビジョン方
式の開発に伴いこれを実効あらしめるためのゴースト除
去方式の開発も急ピンチで進められている。このゴース
ト除去方式の典型的なものは、放送側ではテレビジョン
信号中の所定個所に所定の基準波形を挿入したものを送
出し、受信機側ではこの基準波形の歪み具合からゴース
トの発生状況を検出する構成となっている。この基準波
形を受信テレビジョン信号中の所定個所から高精度で検
出するためには、高精度のタイミング信号が必要になる
。このタイミング精度は、上記従来の同期分離回路で作
成されていた表示用のタイミング精度に比べて、１桁程
度高い値のタイミング精度を必要とする。

このように、１桁近いタイミング精度の向上は従来の同
期分離技術の単なる延長によっては実現困難である。

（課題を解決するための手段） 木用１の発明に係わる同期分離回路は、アナログ複合映
像信号から同期信号を分離しつつバーストフラグ及びク
ランプパルスを生成するアナログ同期分離部と、このア
ナログ同期分離部で生成されたバーストフラグのもとで
上記アナログ映像信号からカラーバースト信号を抜取り
その４倍の周波数のクロック信号を生成するクロック生
成部と、上記アナログ映像信号を、上記アナログ同期分
離部で生成されたクランプパルスを用いてペデスタルク
ランプしつつ上記クロック生成部で生成されたカラーバ
ースト信号の４倍の周波数のクロック信号を用いてディ
ジタル複合映像信号に変換するＡ／Ｄ変換部と、上記Ａ
／Ｄ変換部の出力及びこれを１ライン分遅延させたもの
を加算して上記ディジタル複合映像信号中に含まれるカ
ラーバースト信号を除去するカラーバースト除去部と、
このカラーバースト除去済みのディジタル複合映像信号
を二値化してこれに含まれる水平同期信号の位置を示す
水平同期検出信号を作成する水平同期検出部と、４ｆｓ
ｃのドツト周波数のクロック信号をカウントするドツト
カウンタ、このドツトカウンタのカウント値をデコード
して各種のタイミング信号を出力するドツトデコーダ、
このドツトデコーダから出力される１ライン分の最終ド
ツト位置を示す信号又は上記水平同期検出信号を選択的
にマスクしたマスク済み水平同期検出信号のいずれかで
前記ドツトカウンタをクリアするクリア手段、前記ドツ
トデコーダから出力されるウィンドウパルスと前記水平
同期検出信号との論理積を受ける漏洩積分回路及びこの
漏洩積分回路の積分値が所定値以上のとき前記水平同期
検出信号のマスクを有効にするマスク制御手段から成る
水平同期保護部と、上記Ａ／Ｄ変換部の出力を二値化し
てこれに含まれる垂直同期信号の位置を検出し１フレー
ム周期のフレームパルスを作成する垂直同期検出部と、
ライン周波数のクロック信号をカウントするラインカウ
ンタ、このラインカウンタのカウント値をデコードして
各種のタイミング信号を出力するラインデコーダ、この
ラインデコーダから出力されるｌフレーム分の最終ライ
ン位置を示す信号又は上記垂直同期検出部から供給され
るフレームパルスを選択的にマスクしたマスク済みフレ
ームパルスのいずれかで上記ラインカウンタをクリアす
るクリア手段、上記ラインデコーダから出力されるフレ
ームパルスと上記垂直同期検出部から供給されるフレー
ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
積分回路の積分値が所定値以上のとき上記垂直同期検出
部から供給されるフレームパルスへのマスクを有効にす
るマスク制御手段から成るフレーム同期保護部とを備え
ている。

木筆２の発明に係わる同期分離回路は、アナログ複合映
像信号から同期信号を分離しつつノ＼−ストフラグを生
成するアナログ同期分離部と、このアナログ同期分離部
で生成されたバーストフラグのもとで上記アナログ映像
信号からカラーバースト信号を抜取りその４倍の周波数
のクロック信号を生成するクロック生成部と、上記アナ
ログ映像信号を、所定のクランプパルスを用いてペデス
タルクランプしつつ上記クロック生成部で生成されたカ
ラーバースト信号の４倍の周波数のクロ・ツク信号を用
いてディジタル複合映像信号に変換するＡ／Ｄ変換部と
、上記Ａ／Ｄ変換部の出力及びこれを１ライン分遅延さ
せたものを加算して上記ディジタル複合映像信号中に含
まれるカラーバースト信号を除去するカラーバースト除
去部と、このカラーバースト除去済みのディジタル複合
映像信号を二値化してこれに含まれる水平同期信号の位
置を示す水平同期検出信号を作成する水平同期検出部と
、４ｆｓｃのドツト周波数のクロック信号をカウントす
るドツトカウンタ、このドツトカウンタのカウント値を
デコードして各種のタイミング信号を出力するドツトデ
コーダ、このドツトデコーダから出力される１ライン分
の最終ドツト位置を示す信号又は前記水平同期検出信号
を選択的にマスクしたマスク済み水平同期検出信号のい
ずれかでドツトカウンタをクリアするクリア手段、ドツ
トデコーダから出力されるウィンドウパルスと水平同期
検出信号との論理積を受ける漏洩積分回路及びこの漏洩
積分回路の積分値が所定値以上の範囲で前記水平同期検
出信号のマスクを有効にするマスク制御手段から成る水
平同期保護部と、上記Ａ／Ｄ変換部の出力を二値化して
これに含まれる垂直同期信号の位置を検出し１フレーム
周期のフレームパルスを作成する垂直同期検出部と、ラ
イン周波数のクロック信号をカウントするラインカウン
タ、このラインカウンタのカウント値をデコードして各
種のタイミング信号を出力するラインデコーダ、このラ
インデコーダから出力される１フレーム分の最終ライン
位置を示す信号又は上記垂直同期検出部から供給される
フレームパルスを選択的にマスクしたマスク済みフレー
ムパルスのいずれかで上記ラインカウンタをクリアする
クリア手段、上記ラインデコーダから出力されるフレー
ムパルスと上記垂直同期検出部から供給されるフレーム
パルスとの論理積を受ける漏洩積分回路及びこの漏洩積
分回路の積分値が所定値以上の範囲で上記垂直同期検出
部から供給されるフレームパルスへのマスクを有効にす
るマスク制御手段から成るフレーム同期保護部と、上記
水平同期保護部の同期デコーダで作成されたクランプパ
ルスを、この水平同期保護部及び上記垂直同期保護部の
いずれもにおいでも上記マスクが有効でありかつこの垂
直同期保護部で検出された垂直帰線期間内でない時にだ
け上記Ａ／Ｄ変換部に供給する手段とを備えている。

木筆３の発明に係わる同期分離回路は、アナログ複合映
像信号から複合同期信号を分離しつつバーストフラグを
作成し、この分離した複合同期信号と作成したバースト
フラグとを出力するアナログ同期分離部と、このアナロ
グ同期分離部から出力されたバーストフラグのもとで上
記アナログ複合映像信号からカラーバースト信号を抜取
りその４倍の周波数のクロック信号を生成するクロック
生成部と、上記アナログ同期分離部から出力された複合
同期信号を二値化してこれに含まれる水平同期信号の位
置を示す水平同期検出信号を作成する水平同期検出部と
、４ｆｓｃのドツト周波数のクロック信号をカウントす
るドツトカウンタ、このドツトカウンタのカウン′ト値
をデコードして各種のタイミング信号を出力するドツト
デコーダ、このドツトデコーダから出力される１ライン
分の最終ドア）位置を示す信号又は上記水平同期検出信
号を選択的にマスクしたマスク済み水平同期検出信号の
いずれかで上記ドツトカウンタをクリアするクリア手段
、上記ドツトデコーダから出力されるウィンドウパルス
と上記水平同期検出信号との論理積を受ける漏洩積分回
路及びこの漏洩積分回路の積分値が所定値以上のとき上
記水平同期検出信号のマスクを有効にするマスク制御手
段から成る水平同期保護部と、上記アナログ同期分離部
から出力される複合同期信号を二値化してこれに含まれ
る垂直同期信号の位置を検出し１フレーム周期のフレー
ムパルスを作成する垂直同期検出部と、ライン周波数の
クロック信号をカウントするラインカウンタ、このライ
ンカウンタのカラントイ直をデコードして各種のタイミ
ング信号を出力するラインデコーダ、このラインデコー
ダから出力される１フレーム分の最終ライン位置を示す
信号又は上記垂直同期検出部から供給されるフレームパ
ルスを選択的にマスクしたマスク済みフレームパルスの
いずれかでラインカウンタをクリアするクリア手段、ラ
インデコーダから出力されるフレームパルスと垂直同期
検出部から供給されるフレームパルスとの論理積を受け
る漏洩積分回路及びこの漏洩積分回路の積分値が所定値
以上のとき垂直同期検出部から供給されるフレームパル
スへのマスクを有効にするマスク制御手段から成るフレ
ーム同期保護部とを備えている。

木筆４の発明に係わる同期分離回路は、アナログ複合映
像信号から水平同期信号と垂直同期信号を分離しつつバ
ーストフラグを作成し、この分離した水平同期信号、垂
直同期信号、作成したバーストフラグを出力するアナロ
グ同期分離部と、このアナログ同期分離部から出力され
たバーストフラグのもとで上記アナログ複合映像信号か
らカラーバースト信号を抜取りその４倍の周波数のクロ
ック信号を生成するクロック生成部と、上記アナログ同
期分離部から出力された水平同期信号を二値化してこれ
に含まれる水平同期信号の位置を示す水平同期検出信号
を作成する水平同期検出部と、４ｆｓｃのド・ノド周波
数のクロック信号をカウントするドツトカウンタ、この
ドツトカウンタのカウント値をデコードして各種のタイ
ミング信号を出力するドツトデコーダ、このドツトデコ
ーダから出力される１ライン分の最終ドツト位置を示す
信号又は上記水平同期検出信号を選択的にマスクしたマ
スク済み水平同期検出信号のいずれかで上記ドツトカウ
ンタをクリアするクリア手段、上記ドツトデコーダから
出力されるウィンドウパルスと上記水平同期検出信号と
の論理積を受ける漏洩積分回路及びこの漏洩積分回路の
積分値が所定値以上のとき上記水平同期検出信号のマス
クを有効にするマスク制御手段から成る水平同期保護部
と、上記アナログ同期分離部から出力される垂直同期信
号を二値化してこれに含まれる垂直同期信号の位置を検
出し１フレーム周期のフレームパルスを作成する垂直同
期検出部と、ライン周波数のクロック信号をカウントす
るラインカウンタ、このラインカウンタのカウント値を
デコードして各種のタイミング信号を出力するラインデ
コーダ、このラインデコーダから出力される１フレーム
分の最終ライン位置を示す信号又は上記垂直同期検出部
から供給されるフレームパルスを選択的にマスクしたマ
スク済みフレームパルスのいずれかで上記ラインカウン
タをクリアするクリア手段、上記ラインデコーダから出
力されるフレームパルスと上記垂直同期検出部から供給
されるフレームパルスとの論理積を受ける漏洩積分回路
及びこの漏洩積分回路の積分値が所定値以上のとき垂直
同期検出部から供給されるフレームパルスへのマスクを
有効にするマスク制御手段から成るフレーム同期保護部
とを備えている。

木筆５の発明に係わる同期分離回路は、アナログ複合映
像信号から水平同期信号と垂直同期信号とを分離して出
力するアナログ同期分離部と、上記アナログ複合映像信
号から所定のバーストフラグを利用してカラーバースト
信号を抜取りその４倍の周波数のクロック信号を生成す
るクロック生成部と、上記アナログ同期分離部から出力
された水平同期信号を二値化してこれに含まれる水平同
期信号の位置を示す水平同期検出信号を作成する水平同
期検出部と、４ｆｓｃのドツト周波数のクロック信号を
カウントするドツトカウンタ、このドツトカウンタのカ
ウント値をデコードして各種のタイミング信号を出力す
るドツトデコーダ、このドツトデコーダから出力される
１ライン分の最終ドツト位置を示す信号又は上記水平同
期検出信号を選択的にマスクしたマスク済み水平同期検
出信号のいずれかで上記ドツトカウンタをクリアするク
リア手段、ドツトデコーダから出力されるウィンドウパ
ルスと水平同期検出信号との論理積を受ける漏洩積分回
路及びこの漏洩積分回路の積分値が所定値以上のとき水
平同期検出信号のマスクを有効にするマスク制御手段か
ら成る水平同期保護部と、上記アナログ同期分離部から
出力される垂直同期信号を二値化してこれに含まれる垂
直同期信号の位置を検出し１フレーム周期のフレームパ
ルスを作成する垂直同期検出部と、ライン周波数　。

のクロック信号をカウントするラインカウンタ、このラ
インカウンタのカウント値をデコードして各種のタイミ
ング信号を出力するラインデコーダ、このラインデコー
ダから出力される１フレーム分の最終ライン位置を示す
信号又は上記垂直同期検出部から供給されるフレームパ
ルスを選択的にマスクしたマスク済みフレームパルスの
いずれかでラインカウンタをクリアするクリア手段、ラ
インデコーダから出力されるフレームパルスと垂直同期
検出部から供給されるフレームパルスとの論理積を受け
る漏洩積分回路及びこの漏洩積分回路の積分値が所定値
以上のとき垂直同期検出部から供給されるフレームパル
スへのマスクを有効にするマスク制御手段からなるフレ
ーム同期保護部と、水平同期保護部のドツトデコーダで
作成されたバーストフラグを前記垂直同期保護部のライ
ンデコーダで検出された垂直帰線期間外であることを条
件として上記クロック生成部に供給するバーストフラグ
供給部とを備えている。

（実施例） 第１図は、木用１の発明に係わる同期分離回路の構成を
示すブロック図である。

この同期分離回路は、アナログ同期分離部ｌ、クロック
生成部２、Ａ／Ｄ変換部３、カラーバースト除去部４、
水平同期検出部５、垂直同期検出部６、水平同期保護部
及びフレーム同期保護部８から構成されている。

アナログ同期分離部ｌは、第２図に示すように、低域通
過濾波回路１１、複合同期信号分離回路１２、ＡＦＣ回
路１３、垂直同期信号分離回路１４及びタイミング生成
回路１５から構成されている。

このアナログ同期分離回路ｌは、入力端子ＩＮから供給
されるアナログ複合映像信号から水平同期信号Ｈと垂直
同期信号■とを分離して表示制御用として後段の表示部
に供給すると共に、単安定マルチバイブレークなどで構
成されるタイミング生成回路１５でバーストフラグとク
ランプパルスを生成し、それぞれを第１図のクロック生
成部２とＡ／Ｄ変換部３とに供給する。

第１図のクロック生成部２は、アナログ同期分離部ｌで
生成されたバーストフラグを用いて入力端子ＩＮ上のア
ナログ映像信号からカラーバースト信号を抜取りその４
倍の周波数（４ｆｓｃ）のクロック信号を生成し、これ
をＡ／Ｄ変換部３や他の回路部分に供給する。

Ａ／Ｄ変換部３は、入力端子ＩＮ上のアナログ複合映像
信号に対してアナログ同期分離部ｌで生成されたクラン
プパルスを用いてペデスタルクランプを行いつつつクロ
ック生成部２で生成された４ｆｓｃクロック信号を用い
てディジタル複合映像信号に変換する。

カラーバースト除去部４は、１ライン遅延回路４ａと加
算回路４ｂで構成されている。この、カラーバースト除
去部４は、第３図（Ａ）に示すようなカラーバーストＣ
ｖを含むＡ／Ｄ変換部３の出力と、これを１ライン遅延
回路４ａで１ライン分遅延させたものを加算回路４ｂで
加算することにより、第３図（Ｂ）に示すようなカラー
バースト信号の除去されたディジタル複合映像信号中を
生成し、水平同期検出部５に供給する。

水平同期検出部５は、このカラーバースト除去済みのデ
ィジタル複合映像信号を二値化する二値化回路５ａと、
この二値化回路の出力の立下り点を４ｆｓｃの周波数の
クロック信号に同期して検出する立下り検出回路５ｂと
から構成されている。

二値化回路５ａは、第３図（Ｂ）に例示するカラーバー
ストの除去された複合映像信号を所定の基準値Ｌｒｅｆ
と比較し、その大小関係に応じた二値信号を生成する。

上記基準Ｌ　ｒｅｆを複合映像信号のペデスタルレベル
近傍に設定することにより、第３図（Ｃ）に例示するよ
うに、水平同期信号にほぼ等しい幅の信号が検出される
。この信号は、立下り検出回路５ｂにおいて４ｆｓｃの
周波数のクロック信号に同期して立下りが検出されるこ
とにより、第３図（Ｄ）に示すように、水平同期信号に
同期して立下るｌクロック信号幅の水平同期検出信号に
変換され、水平同期保護回路７に供給される。

水平同期検出部５の二値化回路５ａの出力には、上述し
た水平同期信号の位置を示す情報の他に垂直同期信号の
位置を示す情報も含まれている。しかしながら、この二
値化回路５ａの出力を垂直同期信号の検出に利用しよう
とすると、前段のカラーバースト除去部４において原信
号と１ライン遅延信号との加算が行われていることに起
因して垂直帰線期間内に同期の乱れが生じるおそれがあ
る。

すなわち、第４図に示すように、垂直帰線期間内の垂直
同期信号と等化パルスの出現個所は波形（Ａ）であり、
これを１ライン遅延させたものは波形（Ｂ）となる。従
って、波形（Ａ）と（Ｂ）とを加算して２で割ったカラ
ーバースト除去部４の出力は波形（Ｃ）となり、等化パ
ルスの先頭部分に中間レベルの部分が出現する。この波
形（Ｃ）の中間レベル部分を水平同期検出部５の二値化
回路５ａにおいて二値化しようとすれば、二値化信号は
“１″と“０″の間をばらつくことになり、立下がりの
誤検出の原因となる。

そこで、後述するように、水平同期検出部５からの垂直
帰線期間内の出力は後段の水平同期保護部７において無
効にされると共に、垂直同期信号の位置検出は、水平同
期検出部５とは別個に設置された垂直同期検出部６にお
いて行われる。

垂直同期検出部６は、二値化回路６ａ、低域通過濾波回
路６ｂ、ランチ回路６ｃ及び選択ランチ回路６ｄから構
成されている。

二値化回路６ａは、Ａ／Ｄ変換部３から出力されるディ
ジタル複合映像信号をペデスタルレベル近傍の所定の基
準レベルＬ　ｒｅｆと比較することにより二値化する。

この二値化信号は、カラーバースト信号などに起因する
高周波成分が低域通過濾波回路６ｂで除去されつつラン
チ回路６ｃに供給される。ランチ回路６ｃのクロック入
力端子には、水平同期周波数の２倍の周波数のクロック
信号２Ｈｃｋが供給される。このクロック信号２Ｈｃｋ
の位相は、これが第５図（Ａ）に示すように、各ライン
の前半部分と後半部分に出現するように設定されている
。従って、映像信号の出現期間内は、ラッチ回路６ｃは
、ハイ信号をラッチし続ける。

一方、第５図（Ｂ）に示すように、垂直帰線期間の開始
に伴い等化パルスが出現すると、ラッチ回路６ｃがロー
信号をラッチし始める。この結果、ラッチ回路６ｃの出
力が、第５図（Ｃ）に示すように垂直帰線期間の開始時
点に同期してローに立下る。この垂直帰線期間の開始直
前のライン幅は、偶フィールドについては第５図（Ｂ）
に示すように１ラインの幅となるが、奇フィールドにつ
いては第５図（Ｄ）に示すように半ラインの幅となる。

この結果、ランチ回路６ｃの出力のローへの立下り時点
に、奇数フィールドであるが偶数フィールドであるかに
応じて半ライン分の時間差が生ずる。選択ランチ回路６
ｄは、前段のランチ回路６Ｃの出力が交互に１クロック
周期分ずれることを利用してその一方のみ（奇数フィー
ルドのもの）を選択的にラッチすることにより、フレー
ム周期で発生するフレーム検出信号を出力する。このよ
うな選択ランチ回路６ｄは、クロック信号Ｈｃｋのカウ
ンタ部と、このカウント値が所定値になると前段のラン
チ回路６ｃの出力をラッチするラッチ部とから構成され
ている。

第６図は、第１図の水平同期保護部７の構成を示すブロ
ック図である。

この水平同期保護部７は、インバータ２１やアンドゲー
ト２２などの各種の論理ゲート、ドツトカウンタ２４、
デコーダ２５、フリップ・フロップ２６、漏洩積分器２
８及び二値化回路２９を備え、正論理で動作する。

前述の水平同期検出部５から出力される水平同期検出信
号は、入力端子ＩＩとインバータ２１とを経てアンドゲ
ート２２と２７の一方の入力端子に供給される。ドツト
カウンタ２４は、オアゲ−ト２３から供給されるハイ信
号によるクリアを受けながら、入力端子■２から供給さ
れる４ｆｓｃのドツト（画素）周波数のクロック信号を
カウントする。デコーダ２５は、ドツトカウンタ２４の
カウント値をデコードして各種のタイミング信号を出力
する。このデコーダから出力される各種のタイミング信
号の一つである９１０デコ一ド信号は、オアゲート２３
を介してドツトカウンタ２４のクリア端子に供給され、
ドツトカウンタ２４のカウント値を最大値９１０から０
に戻す。すなわち、このドツトカウンタ２４は１ライン
の周期でクリアされる。

デコーダ２６から出力される他のタイミング信号は、４
ｆｓｃのクロック信号に同期してフリップ・フロップ２
６に保持され、Ｈタイミング信号、クロック信号２　Ｈ
ｃ　ｋ　％クロック信号Ｈｃｋとして対応の出力端子に
供給される。このタイミング信号の一つは、入力端子■
１を経てアンドゲート２７の一方の入力端子に供給され
る水平同期検出信号に対するウィンドウパルスＷとして
アンドゲート２７の他方の入力端子に供給される。この
ウィンドウパルスＷの幅は、ゴーストなどによる水平同
期検出信号の揺らぎを吸収するため、水平同期検出信号
の幅の５倍程度の値に設定される。

従って、１ライン周期でフリップ・フロップ２６から出
力されるウィンドウパルスＷとほぼ同時に水平同期検出
信号が出現するとアンドゲート２７からハイ信号が出力
される。このハイ出力は漏洩積分器２８に供給され、漏
洩によって低下した積分電圧値を補充する。二値化回路
２９は、漏洩積分器２８の電圧値を所定値と比較し、前
者が後者以下になると出力をハイに立上げる。この出力
の立上げにより、アンドゲート２２開かれハンチングが
開始される。このハンチングモードでは、入力端子１１
からアンドゲート２２とオアゲート２３を通して供給さ
れる水平同期検出信号に同期してドツトカウンタ２４の
クリアが行われる。

このハンチングモードの進行に伴い、再度アンドゲート
２７からハイ信号が出力され始め、漏洩積分電圧が所定
を越えると、二値化回路２９の出力がローに立下がる。

これにより、水平同期検出信号はアンドゲート２２で阻
止され、デコーダ２５からの９１０デコ一ド信号によっ
てドツトカウンタ２４のクリアが行われ、この水平同期
保護部７は自走モードに移行する。

第１図の垂直同期検出部８からアンドゲート２２の入力
端子の一つに供給される信号ＶＢＬＫは、垂直帰線期間
内にわたってローに立下る。この結果、垂直帰線期間内
にはハンチングモードへの移行が禁止され、また既に開
始されているハンチングモーＦ゛は中断される。これは
、第４図によって既に説明したように、カラーバースト
除去のための信号処理に起因して垂直帰線期間内で水平
同期信号の誤検出が発生し、これによって水平同期保護
部７の動作が擾乱されるのを防ぐためである。

第７図は、第１図の垂直同期保護部８の構成を示すブロ
ック図である。

この水平同期保護部８は、第６図の水平同期保護部７と
同様に、インバータ３１やアンドゲート３２などの各種
の論理ゲート、ドツトカウンタ３４、デコーダ３５、フ
リップ・フロップ３６、漏洩積分器３８及び二値化回路
３９を備え、正論理で動作する。

前述の垂直同期検出部６から出力されるフレームパルス
は、入力端子Ｔｌとインバータ３１とを経てアンドゲー
ト３２と３７の一方の入力端子に外部フレームパルスと
して供給される。ラインカウンタ３４は、オアゲート３
３から供給されるハイ信号によるクリアを受けながら、
入力端子Ｉ２から供給されるライン周波数のクロック信
号Ｈｃｋをカウントする。デコーダ３５は、ラインカウ
ンタ３４のカウント値をデコードして各種のタイミング
信号を出力する。このデコーダ３５から出力される各種
のタイミング信号の一つに相当する５２５デコ一ド信号
は、オアゲート３３を経てラインカウンタ３４のクリア
端子に供給され、ラインカウンタ３４のカウント値を最
大値５２５からＯに戻す。すなわち、このラインカウン
タ３４はｌフレームの周期でクリアされる。

デコーダ３６から出力される他のタイミング信号は、ク
ロック信号Ｈｃｋに同期してフリップ・フロップ３６に
保持され、水平同期保護部７に供給されるＶＢＬＫ信号
、あるいは、フレーム・タイミング信号、フィールド・
タイミング信号として対応の出力端子に供給される。こ
のタイミング信号の一つは、内部フレームパルスとして
アンドゲート３７の一方の入力端子に供給される。この
アンドゲート３７の他方の入力端子には、入力端子１１
とインバータ３１とを介して垂直同期検出部６から外部
フレームパルスが供給されている。

従って、ｌフレーム周期でフリップ・フロップ３６から
出力される内部フレームパルスと外部フレームパルスが
同期していれば、アンドゲート３７からハイ信号が出力
され、漏洩によって低下した漏洩積分器３８の電圧値が
補充される。両フレームパルス間の同期外れによってこ
の漏洩積分電圧値が所定値以下になると、二値化回路３
９の出力がハイに立上ってアンドゲート３２が開かれ、
ハンチングが開始される。このハンチングモードでは、
入力端子■１からゲート３２と３３を通して供給される
外部フレームパルスに同期してラインカウンタ３４のク
リアが行われる。

このハンチングモードの進行に伴い、再度アンドゲート
３７からハイ信号が出力されるようになり、漏洩積分電
圧値が所定値を越えると二値化回路３９の出力がローに
立下がる。これにより、外部フレームパルスがアンドゲ
ート３２で阻止され、ラインカウンタ３４のクリアはデ
コーダ３５からの５２５デコ一ド信号のみによって行わ
れ、この垂直同期保護部８はハンチングモードから自走
モードに移行する。

第８図は、木筆２の発明に係わる同期分離回路の構成を
示すブロック図である。

この実施例の同期分離回路は、第１図の同期分離回路の
Ａ／Ｄ変換部３に供給するクランプパルスを、アナログ
同期分離部１ではなくて水平同期保護部７°　とフレー
ム同期保護部８゛　とで作成する構成を示している。従
って、第２図の回路牛用１図の回蕗と共通の構成要素に
ついては第１図と同一の参照符号が付されており、これ
らの共通構成要素については重複する説明を省略する。

第８図の水平同期保護部７°は、第１図と第６図に示し
た先の実施例の水平同期保護部７内のデコーダ２５にク
ランプタイミングを指示するクランプパルスの出力機能
を付加すると共に、二値化回路２９の出力をモード表示
信号として外部に出力するように変更した構成となって
いる。また、第８図の垂直同期保護部８°は、第１図と
第７図に示した先の実施例の垂直同期保護部８内の二値
化回路３９の出力をモード表示信号として外部に出力す
るように変更した構成となっている。

水平同期保護部７゛から出力されるクランプパルスとフ
レーム同期保護部８°から出力される■ＢＬＫ信号は、
４人カアンドゲート９の２個の非反転入力端子のそれぞ
れに供給される。また、水平同期保護部７゛　と垂直同
期保護部８”から出力れるモード表示信号は、４人カア
ンドゲート９の２個の反転入力端子のそれぞれに供給さ
れる。この結果、水平同期保護部７°と垂直同期保護部
８゜のいずれもがハンチングモード下になくかつ垂直帰
線期間内でないという条件のもとで、水平同期保護部７
゛で作成されたクランプパルスがＡ／Ｄ変換部３に供給
され、ペデスタルクランプが行われる。このように、垂
直帰線期間内でペデスタルクランプが禁止されるのは、
垂直帰線期間内の映像信号の消滅に伴いそのゴースト成
分が消滅し、この結果ペデスタルレベルが太き（変化す
るおそれがあるからである。

第９図は、木筆３の発明に係わる同期分離回路の構成を
示すブロック図であり、４１はアナログ同期分離部、４
２はクロック生成部、４５は水平同期検出部、４６は垂
直同期検出部、４７は水平同期保護部、４８は垂直同期
保護部である。

アナログ同期分離部４１は、入力端子ＩＮに供給される
アナログ複合映像信号に対して、低域通過濾波回路に通
して波形を鈍らせたのち水平同期信号の先端にクランプ
をかけつつスライスするといういわゆる５ＹＮＣチツプ
スライス処理を施すことにより、映像信号から複合同期
信号を分離し、これを水平同期検出部４５と垂直同期検
出部４６に供給する。アナログ同期分離部４１は、上記
同期分離処理と並行して、複合映像信号からのカラーバ
ーストの抜取りに用いるバースト・フラグを生成し、ク
ロック生成部４２に供給する。

水平同期検出部４５は、第１図の実施例で説明したディ
ジタル水平同期検出部５と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部４５は、アナログ同期分離部４１か
ら供給されたアナログ複合同期信号を二値化し、その立
下がり点を４ｆｓｃのクロック信号に同期して検出する
ことによりクロック信号の１周期の幅の水平同期検出信
号を作成し、これを後段の水平同期保護回路４７に出力
する。

垂直同期検出部４６は、第１図の実施例で説明したディ
ジタル垂直同期検出部台と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部４６は、アナログ同期分離部４１か
ら供給されたアナログ複合同期信号を二値化し、低域通
過濾波回路に通し、クロック信号２Ｈｃｋに同期してラ
ッチし、このランチ出力をクロック信号Ｈｃｋに同期し
て１跳びに選択的にラッチすることによりフレーム周期
の垂直同期検出周信号を生成し、これを外部フレームパ
ルスとして後段のフレーム同期保護回路４８に供給する
。

水平同期保護回路４７は、第１図と第６図に示した水平
同期保護回路７とほぼ同一の構成となっており、これと
ほぼ同一の動作を行う。垂直同期保護回路４８は、第１
図と第７図に示した垂直同期保護回路８とほぼ同一の構
成となっており、これとほぼ同一の動作を行う。ただし
、第１図の同期分離回路とは異なりフレーム同期保護回
路４８ではＶＢＬＫ信号が作成されず、水平同期保護回
路４７では垂直帰線期間内もハンチング動作が行われる
。

第１０図は、木用４の発明に係わる同期分離回路の構成
を示すブロック図であり、５１はアナログ同期分離部、
５２はクロック生成部、５５は水平同期検出部、５６は
垂直同期検出部、５７は水平同期保護部、５８は垂直同
期保護部である。

アナログ同期分離部５１は、入力端子ＩＮに供給される
アナログ複合映像信号に対して、低域通過濾波回路に通
して波形を鈍らせたのち水平同期信号の先端にクランプ
をかけつつスライスするといういわゆる５ＹＮＣチツプ
スライス処理を施すことにより、映像信号から複合同期
信号を分離して水平同期検出部５５に供給する。アナロ
グ同期分離部５１は、上記映像信号から分離した複合同
期信号を低域通過濾波回路に通すことにより垂直帰線期
間を検出し、この検出した垂直帰線期間内の複合同期信
号を垂直同期検出分離５６に供給する。アナログ同期分
離部５１は、上記同期分離処理と並行して、複合映像信
号からのカラーバーストの抜取りに用いるバースト・フ
ラグを生成し、クロック生成部５２に供給する。

水平同期検出部５５は、第１図の実施例で説明したディ
ジタル水平同期検出部５と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部５５は、アナログ同期分離部５１か
ら供給されたアナログ複合同期信号を二値化し、その立
下がり点を４ｆｓｃのクロック信号に同期して検出する
ことによりクロック信号の１周期の幅の水平同期検出信
号を作成し、これを後段の水平同期保護回路５７に出力
する。

垂直同期検出部５６は、第１図の実施例で説明したディ
ジタル垂直同期検出部６と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部５６は、アナログ同期分離部５１か
ら供給された同期検出信号を二値化し、クロック信号２
Ｈｃｋに同期してラッチし、このう・ンチ出力をクロッ
ク信号Ｈｃｋに同期して１跳びに選択的にラッチするこ
とによりフレーム周期の垂直同期検出周信号を生成し、
これを外部フレームパルスとして後段のフレーム同期保
護回路５８に供給する。

水平同期保護回路５７は、第１図と第６図に示した水平
同期保護回路７とほぼ同一の構成となっており、これと
ほぼ同一の動作を行う。垂直同期保護回路５８は、第１
図と第７図に示した垂直同期保護回路８とほぼ同一の構
成となっており、これとほぼ同一の動作を行う。ただし
、第１図の同期分離回路とは異なりフレーム同期保護回
路５８ではＶＢＬＫ信号が作成されず、水平同期保護回
路５７では垂直帰線期間内もハンチング動作が行われる
。

第１１図は、木筆５の発明に係わる実施例の同期分離回
路の構成を示すブロック図である。この同期分離回路に
おいて、第１０図の同期分離回路と同一の参照符号が付
された各部は第１０図に示した同期分離回路の対応の部
と同一の構成となっている。従って、これらについては
重複する説明を省略する。

この同期分離回路では、クロック生成部５２で使用され
るカラーバースト抜き取り用のバーストフラグが、アン
ド回路５９において、水平同期保護部５７で作成される
バーストタイミング信号と垂直同期保護部５８から出力
されるＶＢＬＫ信号との論理積から作成される。

（発明の効果） 本発明の同期分離回路は、上述のような構成であるから
、従来の同期分離回路で作成されていた表示用のタイミ
ング精度に比べて、１桁程度高い値のタイミング精度を
実現出来るという効果がある。

【図面の簡単な説明】

第１図は木筆１の発明に係わる同期分離回路の構成を示
すブロック図、第２図は第１図のアナログ同期分離回路
の構成を示すブロック図、第３図、第４図及び第５図は
第１図の同期分離回路の動作を説明するための波形図、
第６図は第１図の水平同期保護部７の構成を示すブロッ
ク図、第７図は第１図の垂直同期保護部８の構成を示す
ブロック図、第８図は木筆２の発明に係わる同期分離回
路の構成を示すブロック図、第９図は木筆３の発明に係
わる同期分離回路の構成を示すブロック図、第１０図は
木筆４の発明に係わる同期分離回路の構成を示すブロッ
ク図、第１１図は木筆５の発明に係わる同期分離回路の
構成を示すブロック図である。 １．４１．５１・・・アナログ同期分離部、２．４２．
５２・・・クロック生成部、３・・・Ａ／Ｄ変換部、４
・・・カラーバースト除去部、５．４５．５５・・・水
平同期検出部、６．４６．５６・・・垂直同期検出部、
７．４７．５７・・・水平同期保護部、８．４８．５８
・・・フレーム同期保護部。 特許出願人　日本電気ホームエレクトロニクス株式会社

Claims (1)

1. 【特許請求の範囲】 （１）アナログ複合映像信号から同期信号を分離しつつ
   バーストフラグ及びクランプパルスを生成するアナログ
   同期分離部と、 このアナログ同期分離部で生成されたバーストフラグの
   もとで前記アナログ映像信号からカラーバースト信号を
   抜取りその４倍の周波数のクロック信号を生成するクロ
   ック生成部と、前記アナログ映像信号を、前記アナログ
   同期分離部で生成されたクランプパルスを用いてペデス
   タルクランプしつつ前記クロック生成部で生成されたカ
   ラーバースト信号の４倍の周波数のクロック信号を用い
   てディジタル複合映像信号に変換するＡ／Ｄ変換部と、 前記Ａ／Ｄ変換部の出力及びこれを１ライン分遅延させ
   たものを加算して前記ディジタル複合映像信号中に含ま
   れるカラーバースト信号を除去するカラーバースト除去
   部と、 このカラーバースト除去済みのディジタル複合映像信号
   を二値化してこれに含まれる水平同期信号の位置を示す
   水平同期検出信号を作成する水平同期検出部と、 ４ｆｓｃのドット周波数のクロック信号をカウントする
   ドットカウンタ、このドットカウンタのカウント値をデ
   コードして各種のタイミング信号を出力するドットデコ
   ーダ、このドットデコーダから出力される１ライン分の
   最終ドット位置を示す信号又は前記水平同期検出信号を
   選択的にマスクしたマスク済み水平同期検出信号のいず
   れかで前記ドットカウンタをクリアするクリア手段、前
   記ドットデコーダから出力されるウィンドウパルスと前
   記水平同期検出信号との論理積を受ける漏洩積分回路及
   びこの漏洩積分回路の積分値が所定値以上のとき前記水
   平同期検出信号のマスクを有効にするマスク制御手段か
   ら成る水平同期保護部と、 前記Ａ／Ｄ変換部の出力を二値化してこれに含まれる垂
   直同期信号の位置を検出し１フレーム周期のフレームパ
   ルスを作成する垂直同期検出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部とを備え
   たことを特徴とする同期分離回路。 ２）アナログ複合映像信号から同期信号を分離しつつバ
   ーストフラグを生成するアナログ同期分離部と、 このアナログ同期分離部で生成されたバーストフラグの
   もとで前記アナログ映像信号からカラーバースト信号を
   抜取りその４倍の周波数のクロック信号を生成するクロ
   ック生成部と、前記アナログ映像信号を、所定のクラン
   プパルスを用いてペデスタルクランプしつつ前記クロッ
   ク生成部で生成されたカラーバースト信号の４倍の周波
   数のクロック信号を用いてディジタル複合映像信号に変
   換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力及びこ
   れを１ライン分遅延させたものを加算して前記ディジタ
   ル複合映像信号中に含まれるカラーバースト信号を除去
   するカラーバースト除去部と、 このカラーバースト除去済みのディジタル複合映像信号
   を二値化してこれに含まれる水平同期信号の位置を示す
   水平同期検出信号を作成する水平同期検出部と、 ４ｆｓｃのドット周波数のクロック信号をカウントする
   ドットカウンタ、このドットカウンタのカウント値をデ
   コードして各種のタイミング信号を出力するドットデコ
   ーダ、このドットデコーダから出力される１ライン分の
   最終ドット位置を示す信号又は前記水平同期検出信号を
   選択的にマスクしたマスク済み水平同期検出信号のいず
   れかで前記ドットカウンタをクリアするクリア手段、前
   記ドットデコーダから出力されるウィンドウパルスと前
   記水平同期検出信号との論理積を受ける漏洩積分回路及
   びこの漏洩積分回路の積分値が所定値以上の範囲で前記
   水平同期検出信号のマスクを有効にするマスク制御手段
   から成る水平同期保護部と、 前記Ａ／Ｄ変換部の出力を二値化してこれに含まれる垂
   直同期信号の位置を検出し１フレーム周期のフレームパ
   ルスを作成する垂直同期検出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上の範囲で前記垂直同期検
   出部から供給されるフレームパルスへのマスクを有効に
   するマスク制御手段から成るフレーム同期保護部と、 前記水平同期保護部の同期デコーダで作成されたクラン
   プパルスを、この水平同期保護部及び前記垂直同期保護
   部のいずれもにおいても前記マスクが有効でありかつこ
   の垂直同期保護部で検出された垂直帰線期間内でない時
   にだけ前記Ａ／Ｄ変換部に供給する手段とを備えたこと
   を特徴とする同期分離回路。 （３）アナログ複合映像信号から複合同期信号を分離し
   つつバーストフラグを作成し、この分離した複合同期信
   号と作成したバーストフラグとを出力するアナログ同期
   分離部と、 このアナログ同期分離部から出力されたバーストフラグ
   のもとで前記アナログ複合映像信号からカラーバースト
   信号を抜取りその４倍の周波数のクロック信号を生成す
   るクロック生成部と、 前記アナログ同期分離部から出力された複合同期信号を
   二値化してこれに含まれる水平同期信号の位置を示す水
   平同期検出信号を作成する水平同期検出部と、 ４ｆｓｃのドット周波数のクロック信号をカウントする
   ドットカウンタ、このドットカウンタのカウント値をデ
   コードして各種のタイミング信号を出力するドットデコ
   ーダ、このドットデコーダから出力される１ライン分の
   最終ドット位置を示す信号又は前記水平同期検出信号を
   選択的にマスクしたマスク済み水平同期検出信号のいず
   れかで前記ドットカウンタをクリアするクリア手段、前
   記ドットデコーダから出力されるウィンドウパルスと前
   記水平同期検出信号との論理積を受ける漏洩積分回路及
   びこの漏洩積分回路の積分値が所定値以上のとき前記水
   平同期検出信号のマスクを有効にするマスク制御手段か
   ら成る水平同期保護部と、 前記アナログ同期分離部から出力される複合同期信号を
   二値化してこれに含まれる垂直同期信号の位置を検出し
   １フレーム周期のフレームパルスを作成する垂直同期検
   出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部とを備え
   たことを特徴とする同期分離回路。 （４）アナログ複合映像信号から水平同期信号と垂直同
   期信号を分離しつつバーストフラグを作成し、この分離
   した水平同期信号、垂直同期信号作成したバーストフラ
   グを出力するアナログ同期分離部と、 このアナログ同期分離部から出力されたバーストフラグ
   のもとで前記アナログ複合映像信号からカラーバースト
   信号を抜取りその４倍の周波数のクロック信号を生成す
   るクロック生成部前記アナログ同期分離部から出力され
   た水平同期信号を二値化してこれに含まれる水平同期信
   号の位置を示す水平同期検出信号を作成する水平同期検
   出部と、 ４ｆｓｃのドット周波数のクロック信号をカウントする
   ドットカウンタ、このドットカウンタのカウント値をデ
   コードして各種のタイミング信号を出力するドットデコ
   ーダ、このドットデコーダから出力される１ライン分の
   最終ドット位置を示す信号又は前記水平同期検出信号を
   選択的にマスクしたマスク済み水平同期検出信号のいず
   れかで前記ドットカウンタをクリアするクリア手段、前
   記ドットデコーダから出力されるウィンドウパルスと前
   記水平同期検出信号との論理積を受ける漏洩積分回路及
   びこの漏洩積分回路の積分値が所定値以上のとき前記水
   平同期検出信号のマスクを有効にするマスク制御手段か
   ら成る水平同期保護部と、 前記アナログ同期分離部から出力される垂直同期信号を
   二値化してこれに含まれる垂直同期信号の位置を検出し
   １フレーム周期のフレームパルスを作成する垂直同期検
   出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部とを備え
   たことを特徴とする同期分離回路。 （５）アナログ複合映像信号から水平同期信号と垂直同
   期信号とを分離して出力するアナログ同期分離部と、 前記アナログ複合映像信号から所定のバーストフラグを
   利用してカラーバースト信号を抜取りその４倍の周波数
   のクロック信号を生成するクロック生成部と、 前記アナログ同期分離部から出力された水平同期信号を
   二値化してこれに含まれる水平同期信号の位置を示す水
   平同期検出信号を作成する水平同期検出部と、 ４ｆｓｃのドット周波数のクロック信号をカウントする
   ドットカウンタ、このドットカウンタのカウント値をデ
   コードして各種のタイミング信号を出力するドットデコ
   ーダ、このドットデコーダから出力される１ライン分の
   最終ドット位置を示す信号又は前記水平同期検出信号を
   選択的にマスクしたマスク済み水平同期検出信号のいず
   れかで前記ドットカウンタをクリアするクリア手段、前
   記ドットデコーダから出力されるウィンドウパルスと前
   記水平同期検出信号との論理積を受ける漏洩積分回路及
   びこの漏洩積分回路の積分値が所定値以上のとき前記水
   平同期検出信号のマスクを有効にするマスク制御手段か
   ら成る水平同期保護部と、 前記アナログ同期分離部から出力される垂直同期信号を
   二値化してこれに含まれる垂直同期信号の位置を検出し
   １フレーム周期のフレームパルスを作成する垂直同期検
   出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部と、 前記水平同期保護部のドットデコーダで作成されたバー
   ストフラグを前記垂直同期保護部のラインデコーダで検
   出された垂直帰線期間外であることを条件として前記ク
   ロック生成部に供給するバーストフラグ供給部とを備え
   たことを特徴とする同期分離回路。