JPH01276660A - Ｌｓｉの電源供給回路 - Google Patents
Ｌｓｉの電源供給回路Info
- Publication number
- JPH01276660A JPH01276660A JP63103820A JP10382088A JPH01276660A JP H01276660 A JPH01276660 A JP H01276660A JP 63103820 A JP63103820 A JP 63103820A JP 10382088 A JP10382088 A JP 10382088A JP H01276660 A JPH01276660 A JP H01276660A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- lsis
- terminals
- power supply
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 29
- 230000006641 stabilisation Effects 0.000 description 19
- 238000011105 stabilization Methods 0.000 description 19
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩの電源供給回路に関し、特に配線インピ
ーダンスによる電圧降下を補償できるＬＳＩの電源供給
回路に関する。
ーダンスによる電圧降下を補償できるＬＳＩの電源供給
回路に関する。
一般に、この種のＬＳＩの電源供給回路は、商用電源を
降圧して整流平滑し、その平滑された直流を安定化回路
にて安定化して送出するものである。かかるＬＳＩの電
源供給回路は、安定化のための誤差検出点を概ね出力端
子としている。前記ＬＳＩの電源供給回路は、通常、こ
れ−台で複数の回路基板に電力を供給している。かかる
回路基板は、複数のＬＳＩが実装されている。
降圧して整流平滑し、その平滑された直流を安定化回路
にて安定化して送出するものである。かかるＬＳＩの電
源供給回路は、安定化のための誤差検出点を概ね出力端
子としている。前記ＬＳＩの電源供給回路は、通常、こ
れ−台で複数の回路基板に電力を供給している。かかる
回路基板は、複数のＬＳＩが実装されている。
上述した従来のＬＳＩの電源供給回路は、安定化の誤差
検出点がその出力端子であるためと、電力を複数のＬＳ
Ｉに対して共用するものであるため、ＬＳＩが大電力化
する従って配線インピーダンスによる電圧降下の影響を
大きく受けるという欠点がある。すなわち、ＬＳＩの電
源供給回路に近い回路基板において当該電源供給回路に
最も近い位置に実装されたＬＳＩと、当該電源供給回路
に遠い回路基板において当該電源供給回路に最も遠い位
置に実装されたＬＳＩとでは、加わる電源の電圧の値が
大きく異なってしまっていた。このように回路基板に実
装されたＬＳＩは、これ単体で電力供給を受けている場
合よりも、電圧降下がある分だけ動作を補償できる電源
範囲が狭くなる止いう欠点がある。
検出点がその出力端子であるためと、電力を複数のＬＳ
Ｉに対して共用するものであるため、ＬＳＩが大電力化
する従って配線インピーダンスによる電圧降下の影響を
大きく受けるという欠点がある。すなわち、ＬＳＩの電
源供給回路に近い回路基板において当該電源供給回路に
最も近い位置に実装されたＬＳＩと、当該電源供給回路
に遠い回路基板において当該電源供給回路に最も遠い位
置に実装されたＬＳＩとでは、加わる電源の電圧の値が
大きく異なってしまっていた。このように回路基板に実
装されたＬＳＩは、これ単体で電力供給を受けている場
合よりも、電圧降下がある分だけ動作を補償できる電源
範囲が狭くなる止いう欠点がある。
本発明は上述した問題点を解決するためになされたもの
で、回路インピーダンスによる電圧降下を補償したＬＳ
Ｉの電源供給回路を提供することを目的とする。
で、回路インピーダンスによる電圧降下を補償したＬＳ
Ｉの電源供給回路を提供することを目的とする。
上記目的を達成するため、本発明のＬＳＩの電源供給回
路は、複数のＬＳＩに電力を供給するＬＳＩの電源供給
回路において、直流を取り込み誤差検出点を基準電源に
維持安定化する安定化回路を各ＬＳＩ毎に設け、少なく
ともＬＳＩ電源端子部を前記安定化回路の誤差検出点と
する回路構成としてなるものである。
路は、複数のＬＳＩに電力を供給するＬＳＩの電源供給
回路において、直流を取り込み誤差検出点を基準電源に
維持安定化する安定化回路を各ＬＳＩ毎に設け、少なく
ともＬＳＩ電源端子部を前記安定化回路の誤差検出点と
する回路構成としてなるものである。
このように構成された本発明のＬＳＩの電源供給回路は
、各ＬＳＩ毎に安定化回路を設けており、しかも少な（
とも各ＬＳＩの電源端子部が誤差検出点であるため、配
線によるインピーダンスの電圧降下を補償できるととも
に、各ＬＳＩの内部が誤差検出点であればＬＳＩ内部の
インピーダンスの電圧降下をも補償することができるこ
とになる。
、各ＬＳＩ毎に安定化回路を設けており、しかも少な（
とも各ＬＳＩの電源端子部が誤差検出点であるため、配
線によるインピーダンスの電圧降下を補償できるととも
に、各ＬＳＩの内部が誤差検出点であればＬＳＩ内部の
インピーダンスの電圧降下をも補償することができるこ
とになる。
また、本発明のＬＳＩの電源供給回路は、各ＬＳＩ毎に
安定化回路を設けているので、ＬＳＩ動作補償範囲を単
体の場合と同様にでき、ＬＳＩの性能を最大限に引き出
すことができる。さらに、本発明のＬＳＩの電源供給回
路は、各ＬＳＩ毎に安定化回路を設けているので、発熱
が部分が分散し、放熱処理が容易である。
安定化回路を設けているので、ＬＳＩ動作補償範囲を単
体の場合と同様にでき、ＬＳＩの性能を最大限に引き出
すことができる。さらに、本発明のＬＳＩの電源供給回
路は、各ＬＳＩ毎に安定化回路を設けているので、発熱
が部分が分散し、放熱処理が容易である。
次に、本発明について図面を参照して説明する。
第１図は本発明のＬＳＩの電源供給回路の実施例を示す
原理的回路図である。
原理的回路図である。
第１図において、ＬＳＩ２＋ は、ＶＣＣ安定化回路
４．及びＶＥＥ安定化回路６１ から電力の供給を受け
るようになっており、かつＬＳＩ２２ は、ＶＣＣ安定
化回路４□及びＶＥＥ安定化回路６□から電力の供給を
受けるようになっている。ＶＣＣ安定化回路４１．４２
は、出力端子ａ、誤差検出端ｂ１基準電圧端子Ｃ１電
源入力端子ｄを有している。
４．及びＶＥＥ安定化回路６１ から電力の供給を受け
るようになっており、かつＬＳＩ２２ は、ＶＣＣ安定
化回路４□及びＶＥＥ安定化回路６□から電力の供給を
受けるようになっている。ＶＣＣ安定化回路４１．４２
は、出力端子ａ、誤差検出端ｂ１基準電圧端子Ｃ１電
源入力端子ｄを有している。
ＶＣＣ安定化回路６． 、６２ は、出力端子ｅＳ誤
差検出端ｆ１基準電圧端子ｇ１電源入力端子りを有して
いる。ＶＣＣ安定化回路４１．４２ は、電源入力端子
ｄを介してＶＣＣＣＣ供給源４源８続されてふり、ＶＣ
Ｃ供給電源８から電力が供給されるようになっている。
差検出端ｆ１基準電圧端子ｇ１電源入力端子りを有して
いる。ＶＣＣ安定化回路４１．４２ は、電源入力端子
ｄを介してＶＣＣＣＣ供給源４源８続されてふり、ＶＣ
Ｃ供給電源８から電力が供給されるようになっている。
また、ｖ■安定化回路４３．４２ は、基ｔ＄電圧端子
Ｃを介してＶＣＣ基準電源ＩＯに接続されており、■、
。基準電源ＩＯから■。Ｃ基準電圧が供給されるように
なっている。■、安定化回路６７，６□は、電源入力端
子りを介して■、供給電源１２に接続されており、ＶＥ
Ｅ供給電源１２から電力が供給されるようになっている
。また、ＶＩ！安定化回路６． 、６．は、基準電圧
端子ｇを介して■Ｉ！Ｅ基準電源１４に接続されており
、ＶＩＥ基準電源１４からＶ、基準電圧が供給されるよ
うになっている。ＬＳＩ２１．２２ は、ＶＣＣ電源入
力端子（電源端子部）ａ′、■ｏｃ誤差検出端子ｂ′り
■、電源入力端子（電源端子部）ｅ′、ＶＥ！誤差検出
端子ｄ′を有し、かつ機能ブロック２０、．２０２ を
有している。各ＬＳＩ２＋ 。
Ｃを介してＶＣＣ基準電源ＩＯに接続されており、■、
。基準電源ＩＯから■。Ｃ基準電圧が供給されるように
なっている。■、安定化回路６７，６□は、電源入力端
子りを介して■、供給電源１２に接続されており、ＶＥ
Ｅ供給電源１２から電力が供給されるようになっている
。また、ＶＩ！安定化回路６． 、６．は、基準電圧
端子ｇを介して■Ｉ！Ｅ基準電源１４に接続されており
、ＶＩＥ基準電源１４からＶ、基準電圧が供給されるよ
うになっている。ＬＳＩ２１．２２ は、ＶＣＣ電源入
力端子（電源端子部）ａ′、■ｏｃ誤差検出端子ｂ′り
■、電源入力端子（電源端子部）ｅ′、ＶＥ！誤差検出
端子ｄ′を有し、かつ機能ブロック２０、．２０２ を
有している。各ＬＳＩ２＋ 。
２２ は、機能ブロック２０．．２０□をインピーダン
スＺｌ を介して■。。電源入力端子ａ′に、かつ最も
インピーダンスの小さい線路を介してＶＣＣ誤差検出端
子ｂ′に、さらに機能ブロック２０．。
スＺｌ を介して■。。電源入力端子ａ′に、かつ最も
インピーダンスの小さい線路を介してＶＣＣ誤差検出端
子ｂ′に、さらに機能ブロック２０．。
２０、をインピーダンスｚ２を介してｖｉａ電源入力端
子ｅ′に、かつ最もインピーダンスの小さい線路を介し
てＶＥ［！誤差検出端子ｆ′にそれぞれ接続されている
。ここで、インピーダンスＺ１ はＶＣＣ電源入力端
子ａ′ａ′ＣＣ誤差検出端子ｂ′間のインピーダンス、
インピーダンスＺ２はＶＥＥ％Ｅ源入力端子ｅ′・ＶＩ
！電源入力端子ｒ′間のシンビーダンスである。
子ｅ′に、かつ最もインピーダンスの小さい線路を介し
てＶＥ［！誤差検出端子ｆ′にそれぞれ接続されている
。ここで、インピーダンスＺ１ はＶＣＣ電源入力端
子ａ′ａ′ＣＣ誤差検出端子ｂ′間のインピーダンス、
インピーダンスＺ２はＶＥＥ％Ｅ源入力端子ｅ′・ＶＩ
！電源入力端子ｒ′間のシンビーダンスである。
ＶＣＣ安定化回路４．．４．は、出力端子ａを端子ａ・
端子ａ′間の配線インピーダンスＺ３ を介してＬＳＩ
２＋ 、２２ のＶＣＣ電源入力端子ａ′ａ′誤差検
出端すをＬＳＩ２＋ 、２２を■。Ｃ誤差検出端子ｂ
′にそれぞれ接続されている。Ｖａｔ安定化回路６．
、６２ は、出力端子ｅを端子ｅ一端子ｅ′間の配線
インピーダンスＺ、を介してＬＳＩ２．。
端子ａ′間の配線インピーダンスＺ３ を介してＬＳＩ
２＋ 、２２ のＶＣＣ電源入力端子ａ′ａ′誤差検
出端すをＬＳＩ２＋ 、２２を■。Ｃ誤差検出端子ｂ
′にそれぞれ接続されている。Ｖａｔ安定化回路６．
、６２ は、出力端子ｅを端子ｅ一端子ｅ′間の配線
インピーダンスＺ、を介してＬＳＩ２．。
２２のｖｐｐ電源入力端子ｅ′に、誤差検出端ｆをＬＳ
Ｉ２５．２２ を■■誤差検出端子ｆ′にそれぞれ接続
されている。
Ｉ２５．２２ を■■誤差検出端子ｆ′にそれぞれ接続
されている。
このように構成された実施例の作用を説明する。
ＶＣＣ供給電源８からの直流電源は、電源入力端子ｄを
介してＶ ＣＣ安定化回路４． 、４２ に供給され
る。ＶＣＣ基準電源１０からの■。。基準電圧は、基準
電圧端子Ｃを介してＶＣＣ安定化回路４１゜４２に供給
される。同様に、ＶＥＥ供給電源１２からの直流電源は
、電源入力端子りを介してＶＥＥ安定化回路６． 、
６２ に供給される。ＶＥＥ基準電源１４からのｖａｉ
基準電圧は、基？＄電圧端子Ｃを介して■、安定化回路
６．，６２に供給される。
介してＶ ＣＣ安定化回路４． 、４２ に供給され
る。ＶＣＣ基準電源１０からの■。。基準電圧は、基準
電圧端子Ｃを介してＶＣＣ安定化回路４１゜４２に供給
される。同様に、ＶＥＥ供給電源１２からの直流電源は
、電源入力端子りを介してＶＥＥ安定化回路６． 、
６２ に供給される。ＶＥＥ基準電源１４からのｖａｉ
基準電圧は、基？＄電圧端子Ｃを介して■、安定化回路
６．，６２に供給される。
ＶＣＣ安定化回路４．．４２ は、出力端子ａからＬＳ
Ｉ２．．２□に電圧■１ を印加すると、電流１１ が
流れてインピーダンス２． ．２． により、ｒ ＋
（Ｚ＋ ＋２２ ）の電圧降下が発生する。する
と、ＬＳＩ２＋ 、２２ から電圧（Ｖ＋ Ｉ
＋（Ｚｌ＋２２））がＶ ＣＣ誤差検出端子ｂ′・誤
差検出端すを介して■。０安定化回路４３，４□にそれ
ぞれ供給される。ここで、ＶＣＣ安定化回路４Ｉ 。
Ｉ２．．２□に電圧■１ を印加すると、電流１１ が
流れてインピーダンス２． ．２． により、ｒ ＋
（Ｚ＋ ＋２２ ）の電圧降下が発生する。する
と、ＬＳＩ２＋ 、２２ から電圧（Ｖ＋ Ｉ
＋（Ｚｌ＋２２））がＶ ＣＣ誤差検出端子ｂ′・誤
差検出端すを介して■。０安定化回路４３，４□にそれ
ぞれ供給される。ここで、ＶＣＣ安定化回路４Ｉ 。
４□ハ、ｉＥ圧（Ｖ＋ Ｉ ＋ （Ｚ＋ ＋
２２ ） ）がＶＣＣ基準電源１０の■。。基準電圧に
一致するように動作する。
２２ ） ）がＶＣＣ基準電源１０の■。。基準電圧に
一致するように動作する。
ＶＦ、Ｅ安定化回路６． 、６２ は、出力端子ｅか
らＬＳＩ２１．２２ に電圧■２ を印加すると、電流
■２ が流れてインピーダンスＺ３、Ｚ、により、Ｉ
２ （Ｚ３ ＋Ｚ、）の電圧降下が発生する。すると、
ＬＳＩ２１．２２ から電圧（Ｖ２ １２（ｚｔ ＋
２４ ） ）がＶＥＥ誤差検出端子ｆ′・誤差検出端
ｆを介してＶＩＣＥＩＣ化回路６． 、６２ にそれ
ぞれ供給される。ここで、ＶＥＥ安定化回路６１゜６２
は、電圧（Ｖ２−Ｉ ２（Ｚ３ ＋Ｚ４ ））がＶ
ｅＥ基準電源１４のＶＥＥ基準電圧に一致するように動
作する。
らＬＳＩ２１．２２ に電圧■２ を印加すると、電流
■２ が流れてインピーダンスＺ３、Ｚ、により、Ｉ
２ （Ｚ３ ＋Ｚ、）の電圧降下が発生する。すると、
ＬＳＩ２１．２２ から電圧（Ｖ２ １２（ｚｔ ＋
２４ ） ）がＶＥＥ誤差検出端子ｆ′・誤差検出端
ｆを介してＶＩＣＥＩＣ化回路６． 、６２ にそれ
ぞれ供給される。ここで、ＶＥＥ安定化回路６１゜６２
は、電圧（Ｖ２−Ｉ ２（Ｚ３ ＋Ｚ４ ））がＶ
ｅＥ基準電源１４のＶＥＥ基準電圧に一致するように動
作する。
このような動作によってＬＳＩ２１．２□のＶｃｃｍ子
で最もインピーダンスの小さい■。Ｃ誤差検出端子ｂ′
にＶＣＣ基準電圧を、ＶＥＥ端子で最もインピーダンス
の小さいＶＥＢ誤差検出端子ｇ′に■Ｅε基準電圧をそ
れぞれ供給でき、配線インピーダンス２３．２．及びＬ
ＳＩ２１ 、２□に内部のインピーダンスＬ 、Ｚ
２ の影響を補償できる。
で最もインピーダンスの小さい■。Ｃ誤差検出端子ｂ′
にＶＣＣ基準電圧を、ＶＥＥ端子で最もインピーダンス
の小さいＶＥＢ誤差検出端子ｇ′に■Ｅε基準電圧をそ
れぞれ供給でき、配線インピーダンス２３．２．及びＬ
ＳＩ２１ 、２□に内部のインピーダンスＬ 、Ｚ
２ の影響を補償できる。
なお、ＬＳＩ２１．２２ にＶＣＣ電源入力端子、ＶＩ
Ｅ電源入力端子がない場合は、ＶＣＣ電源入力端子と■
。Ｃ誤差検出端子と、ＶＥＲ電源入力端子とＶＥＥ誤差
検出端子とを同一にすれば配線インピーダンスＺ、 、
Ｚ、 による電圧降下がなくなる。
Ｅ電源入力端子がない場合は、ＶＣＣ電源入力端子と■
。Ｃ誤差検出端子と、ＶＥＲ電源入力端子とＶＥＥ誤差
検出端子とを同一にすれば配線インピーダンスＺ、 、
Ｚ、 による電圧降下がなくなる。
以上説明したように本発明は、誤差検出点を基串電源に
維持安定化する安定化回路を各ＬＳＩ毎に設け、少なく
ともＬＳＩ電源端子部を前記安定化回路の誤差検出点と
するようにしたことにより、配線によるインピーダンス
の電圧降下を補償できるとともに、各ＬＳＩの内部が誤
差検出点であればＬＳＩ内部のインピーダンスの電圧降
下をも補償することができることになる。また、本発明
は、各ＬＳＩ毎に安定化回路を設けているので、ＬＳＩ
動作補償範囲を単体の場合と同様にでき、ＬＳＩの性能
を最大限に引き出すことができる。
維持安定化する安定化回路を各ＬＳＩ毎に設け、少なく
ともＬＳＩ電源端子部を前記安定化回路の誤差検出点と
するようにしたことにより、配線によるインピーダンス
の電圧降下を補償できるとともに、各ＬＳＩの内部が誤
差検出点であればＬＳＩ内部のインピーダンスの電圧降
下をも補償することができることになる。また、本発明
は、各ＬＳＩ毎に安定化回路を設けているので、ＬＳＩ
動作補償範囲を単体の場合と同様にでき、ＬＳＩの性能
を最大限に引き出すことができる。
さらに、本発明は、各ＬＳＩ毎に安定化回路を設けてい
るので、発熱が部分が分散し、放熱処理が容易となる効
果がある。
るので、発熱が部分が分散し、放熱処理が容易となる効
果がある。
第１図は本発明の実施例を示す原理的構成図である。
２、 ．２２ ・・・・・・ＬＳＩ、
４１．４□・・・・・・ＶＣＣ安定化回路、６１．６２
・・・・・・ＶＥＥ安定化回路、１０・・・・・・ＶＣ
Ｃ基準電源、 １４・・・ＶＥ２基準電源、 ２、．２． ・・・配線インピーダンス。
・・・・・・ＶＥＥ安定化回路、１０・・・・・・ＶＣ
Ｃ基準電源、 １４・・・ＶＥ２基準電源、 ２、．２． ・・・配線インピーダンス。
Claims (1)
- 複数のＬＳＩに電力を供給するＬＳＩの電源供給回路
において、直流を取り込み誤差検出点を基準電源に維持
安定化する安定化回路を各ＬＳＩ毎に設け、少なくとも
ＬＳＩ電源端子部を前記安定化回路の誤差検出点とする
回路構成としてなることを特徴とするＬＳＩの電源供給
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63103820A JPH01276660A (ja) | 1988-04-28 | 1988-04-28 | Ｌｓｉの電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63103820A JPH01276660A (ja) | 1988-04-28 | 1988-04-28 | Ｌｓｉの電源供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276660A true JPH01276660A (ja) | 1989-11-07 |
Family
ID=14364047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63103820A Pending JPH01276660A (ja) | 1988-04-28 | 1988-04-28 | Ｌｓｉの電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276660A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306960A (en) * | 1991-05-06 | 1994-04-26 | Thomson Consumer Electronics, Inc. | Common bias circuit for a plurality of discrete IC's each having their own bias circuritry |
| US6377083B1 (en) | 2000-05-25 | 2002-04-23 | Tsutomu Takabayashi | Semiconductor integrated device and methods of detecting and correcting a voltage drop in an integrated circuit |
| CN113190071A (zh) * | 2020-01-29 | 2021-07-30 | 台湾积体电路制造股份有限公司 | 集成电路以及调节电源电压的方法 |
-
1988
- 1988-04-28 JP JP63103820A patent/JPH01276660A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306960A (en) * | 1991-05-06 | 1994-04-26 | Thomson Consumer Electronics, Inc. | Common bias circuit for a plurality of discrete IC's each having their own bias circuritry |
| US6377083B1 (en) | 2000-05-25 | 2002-04-23 | Tsutomu Takabayashi | Semiconductor integrated device and methods of detecting and correcting a voltage drop in an integrated circuit |
| CN113190071A (zh) * | 2020-01-29 | 2021-07-30 | 台湾积体电路制造股份有限公司 | 集成电路以及调节电源电压的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2047445A (en) | Current sharing system | |
| JPH0254575B2 (ja) | ||
| US6711030B2 (en) | Interconnecting method of wiring in printed circuit boards and printed circuit board unit | |
| US6047031A (en) | Error correction circuit | |
| JPH01276660A (ja) | Ｌｓｉの電源供給回路 | |
| US4899251A (en) | Power supply network of printed circuit board | |
| JP2003519853A (ja) | 電圧レベル変換回路 | |
| JPH0819176A (ja) | インタフェース回路 | |
| JPS5843779Y2 (ja) | 電流供給装置 | |
| US6952783B2 (en) | Multiple return terminal power supply methods and apparatus | |
| JP2002329639A (ja) | コンデンサバンク回路 | |
| JP2752774B2 (ja) | 活線挿抜パッケージ | |
| JPH03186001A (ja) | 空中線装置 | |
| JPH06188527A (ja) | 実装ボード | |
| JP2001251025A (ja) | 部品実装基板 | |
| JP3945334B2 (ja) | 表示装置 | |
| JP2003203977A (ja) | マイクロコンピュータ | |
| JPS61109301A (ja) | マイクロ波集積回路 | |
| JP2001352139A (ja) | 電源装置の出力端子が取付けられるプリント基板 | |
| JP2006109533A (ja) | プリント基板及び情報処理装置 | |
| JPS599980A (ja) | フオトカプラ−の使用方法 | |
| JPS62213309A (ja) | 電力増幅回路 | |
| JPH05121136A (ja) | Ｉｃソケツト | |
| JPS623645B2 (ja) | ||
| KR20020064988A (ko) | 전압 레벨 트랜슬레이션 회로 |