JPH01270294A - 高密度多層化配線用セラミック基板 - Google Patents

高密度多層化配線用セラミック基板

Info

Publication number
JPH01270294A
JPH01270294A JP9872088A JP9872088A JPH01270294A JP H01270294 A JPH01270294 A JP H01270294A JP 9872088 A JP9872088 A JP 9872088A JP 9872088 A JP9872088 A JP 9872088A JP H01270294 A JPH01270294 A JP H01270294A
Authority
JP
Japan
Prior art keywords
ceramic substrate
density multilayer
polyimide precursor
high density
photosensitive polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9872088A
Other languages
English (en)
Inventor
Hidekazu Suzuki
英一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9872088A priority Critical patent/JPH01270294A/ja
Publication of JPH01270294A publication Critical patent/JPH01270294A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ポリイミドを絶縁層に用いる高密度多層化配
線用のセラミック基板に関する。
〔従来の技術〕
従来、この種の高密度多層化配線用セラミック基板は、
第２図（ａ）で示す導体のパターン３でパーターニング
したセラミック基板１上に第２図（ｂ）に示すように感
光性ポリイミド前駆体４をコートしていた。
〔発明が解決しようとする課題〕
上述した従来の高密度多層化配線用セラミック基板は、
第２図（ｂ）に示すようにセラミック基板１上に感光性
ポリイミド前駆体４をコートした時、表面張力によりエ
ツジ部分での感光性ポリイミド前駆体４の膜厚が大きく
なる傾向を示す。このため、この感光性ポリイミド前駆
体４の膜を露光後、現像する時に、エツジ部分での現像
性が悪くなり、第２図（ｃ）に示すようにエツジ部分で
現像不足なパターン６が生じる。この部分の現像。
状態を適正にするために現像時間を長くすると、第２図
（ｄ）に示すように中央部では現像オーバー気味となる
。結果として中央部で現像オーバーにより形状の悪いパ
ターン７が生じたり、クラック発生の原因となるという
欠点がある。
〔課題を解決するための手段〕
本発明の高密度多層化配線用セラミック基板は、ポリイ
ミド膜がコーティングされるセラミック基板の端面に丸
みを設けたことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例を製造工程順
に示す縦断面図で、第１図（ａ）はセラミック基板１′
にバターニングを施した状態、第１図（ｂ）は感光性ポ
リイミド前駆体４をコーティングした状態、第１図（ｃ
）は感光性ポリイミド前駆体４を現像してパターン８を
生成した状態である。
セラミック基板１′の端面にはＲ処理２が付され丸みが
設けられている。セラミック基板１′上にコーティング
された感光性ポリイミド前駆体４は、基板１′の端面の
Ｒ処理２により端部で盛り上がることはない。これによ
って、中央部とエツジ部分でのパターンの現像性は同一
のものとなり、現像不足や現像オーバーによる不良発生
を抑制することができる。
〔発明の効果〕
以上説明したように本発明は、高密度多層化配線用セラ
ミック基板の端面に丸みを設けることにより、コーティ
ングした膜の基板全面に対して均一な膜厚を得ることが
できる。これによってポリイミド前駆体をコーティング
した時に露光後の現像で、エツジ部分と中央部で同一の
現像性を得ることができ、パターン形状の悪化やクラッ
クの発生を抑制することができる効果がある。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は本発明の一実施例を製造工程順
に示す縦断面図で、第１図（ａ）はセラミック基板１′
にバターニングを施した状態、第１図（ｂ）は感光性ポ
リイミド前駆体４をコーティングした状態、第１図（ｃ
）は感光性ポリイミド前駆体４を現像した状態を示し、
第２図は従来の高密度多層化配線用セラミック基板を示
す断面図で、第２図（ａ）はセラミック基板１にバター
ニングを施した状態、第２図（ｂ）は感光性ポリイミド
前駆体４をコーティングした状態、第２図（ｃ）は感光
性ポリイミド前駆体４を現像して現像不足なパターンを
生じた状態、第２図（ｄ）は感光性ポリイミド前駆体４
を長時間現像した状態を示す。 １．１′・・・セラミック基板、２・・・Ｒ処理（丸み
）、３・・・パターン、４・・・ポリイミド前駆体。

Claims (1)

    【特許請求の範囲】
  1. ポリイミド膜がコーティングされるセラミック基板の端
    面に丸みを設けたことを特徴とする高密度多層化配線用
    セラミック基板。
JP9872088A 1988-04-20 1988-04-20 高密度多層化配線用セラミック基板 Pending JPH01270294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9872088A JPH01270294A (ja) 1988-04-20 1988-04-20 高密度多層化配線用セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9872088A JPH01270294A (ja) 1988-04-20 1988-04-20 高密度多層化配線用セラミック基板

Publications (1)

Publication Number Publication Date
JPH01270294A true JPH01270294A (ja) 1989-10-27

Family

ID=14227356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9872088A Pending JPH01270294A (ja) 1988-04-20 1988-04-20 高密度多層化配線用セラミック基板

Country Status (1)

Country Link
JP (1) JPH01270294A (ja)

Similar Documents

Publication Publication Date Title
JPS6236636B2 (ja)
JPH01270294A (ja) 高密度多層化配線用セラミック基板
JPH01292829A (ja) 半導体装置の製造方法
KR0139578B1 (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법
JPH0336102Y2 (ja)
JPH1140670A (ja) 半導体装置およびその製造方法
JPS63285716A (ja) 薄膜磁気ヘッドの製造方法
JPH01293620A (ja) 半導体装置の製造方法
JPH0216360Y2 (ja)
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPS60205812A (ja) 薄膜磁気ヘツドおよびその製造方法
KR920004910B1 (ko) 반도체 장치의 최소 접속창 형성방법
JPH0677106A (ja) フォトレジストパターンの形成方法
JPS5877228A (ja) フオトエツチング方法
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
JPS6328338B2 (ja)
KR100525086B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH01123435A (ja) 半導体装置の製造方法
JPH05205990A (ja) パターン形成方法
JPH02183593A (ja) プリント配線板の製造方法
JPS63287033A (ja) 半導体装置の製造方法
JPS6126221A (ja) 半導体装置等の製造方法
JPS6350039A (ja) 半導体装置の製造方法
JPS60154625A (ja) 多層絶縁膜のスルホ−ル形成方法
JP2001148558A (ja) 回路基板の露光方法