JPH01265717A - ディジタルフィルター集積回路装置 - Google Patents
ディジタルフィルター集積回路装置Info
- Publication number
- JPH01265717A JPH01265717A JP9534688A JP9534688A JPH01265717A JP H01265717 A JPH01265717 A JP H01265717A JP 9534688 A JP9534688 A JP 9534688A JP 9534688 A JP9534688 A JP 9534688A JP H01265717 A JPH01265717 A JP H01265717A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lookup table
- memory
- input
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 49
- 238000010586 diagram Methods 0.000 description 4
- 125000002015 acyclic group Chemical group 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ディジタルビデオ信号の処理等に使用される
ディジタルフィルター集積回路装置に関するものである
。
ディジタルフィルター集積回路装置に関するものである
。
ディジタルビデオ信号を非巡回型のディジタルフィルタ
ーで処理するのに、処理を高速化するため、ルックアッ
プテーブルを備えたディジタルフィルター集積回路装置
がある。ディジタルフィルター集積回路装置のルックア
ップテーブルは、フィルター処理すべきデータとフィル
ター係数を乗じた結果を表にしたもので、ＲＡＭ （ラ
ンダムアクセスメモリ）等のメモリに書き込んで作成す
る。 第４図に、そのような従来のディジタルフィルター集積
回路装置の１例を示す。第４図において、１はフィルタ
ーデータ入力端子、２は乗算結果を書き込んだルックア
ップテーブル用メモリ、３−１ないし３−３はメモリデ
ーフランチ用レジスタ、４−１ないし４−５はデータシ
フト用しシヲタ、５−１ないし５−４は加算器、６はフ
ィルターデータ出力端子である。 ルックアップテーブルは、ルックアップテーブル用メモ
リ２によって構成されている。メモリとしては、ＲＡＭ
とかＲＯＭ （リートオンリイメモリ）が用いられる。 フィルターデータ入力端子１よりフィルターデータ（フ
ィルター処理すべきデータ）が入力されると、°そのフ
ィルターデータがルックアップテーブル用メモリ２にア
クセスする際のアドレスとされる。そのアドレスのとこ
ろには、該フィルターデータとそれに対応するフィルタ
ー係数との乗算結果が予め書き込まれている。従って、
フィルターデータが入力されると、直ちに乗算結果が出
力される。 出力された乗算結果は、メモリデータラッ
チ用しジスク３−１ないし３−３にランチされる。 第４Ｍの場合は、同時にフィルター処理する画素データ
の数が５個の場合を示している。このような場合、一般
に、対称な位置の画素（並んでいる５個の画素Ｆ、、Ｆ
２．Ｆ３．Ｆａ、 Ｆｓがあった場合、中央の画素Ｆ
３に対してＦ、とＦ５とは対称な位置＋Ｆ２ とＦ４と
は対称な位置である）のデータに対しては、同しフィル
ター係数を乗することが行われている。 乗算結果は、加算器５−］ないし５−４によって順次加
算される。例えば、加算器５−１での加算は、メモリデ
ータランチ用レジスタ３−１から提供されデータソフト
用レジスタ４−１にシフ］−されて来た乗算結果と、メ
モリデータラソヂ用レジスタ３−２から提供される乗算
結果とが加算され、その加算結果はデータソフト用レジ
スタ４−２に与えられる。以下、同様にして加算が行わ
れ、最後にフィルターデータ出力端子６にフィルターデ
ータ出力として現れる。 また、その外の従来例としては、ルックアップテーブル
をＲＡＭとＲＯＭ （リードオンリイメモリ）とを用い
て構成し、それらを切り換えて使用するようにしたディ
ジタルフィルター集積回路装置（特開昭６２−１８３６
８３号公報）とが、同一のハードウェアで数種類のフィ
ルター特性を有するようにしたディジタルフィルター集
積回路装置（特開昭６０−２４１３１．４号公報）等が
ある。
ーで処理するのに、処理を高速化するため、ルックアッ
プテーブルを備えたディジタルフィルター集積回路装置
がある。ディジタルフィルター集積回路装置のルックア
ップテーブルは、フィルター処理すべきデータとフィル
ター係数を乗じた結果を表にしたもので、ＲＡＭ （ラ
ンダムアクセスメモリ）等のメモリに書き込んで作成す
る。 第４図に、そのような従来のディジタルフィルター集積
回路装置の１例を示す。第４図において、１はフィルタ
ーデータ入力端子、２は乗算結果を書き込んだルックア
ップテーブル用メモリ、３−１ないし３−３はメモリデ
ーフランチ用レジスタ、４−１ないし４−５はデータシ
フト用しシヲタ、５−１ないし５−４は加算器、６はフ
ィルターデータ出力端子である。 ルックアップテーブルは、ルックアップテーブル用メモ
リ２によって構成されている。メモリとしては、ＲＡＭ
とかＲＯＭ （リートオンリイメモリ）が用いられる。 フィルターデータ入力端子１よりフィルターデータ（フ
ィルター処理すべきデータ）が入力されると、°そのフ
ィルターデータがルックアップテーブル用メモリ２にア
クセスする際のアドレスとされる。そのアドレスのとこ
ろには、該フィルターデータとそれに対応するフィルタ
ー係数との乗算結果が予め書き込まれている。従って、
フィルターデータが入力されると、直ちに乗算結果が出
力される。 出力された乗算結果は、メモリデータラッ
チ用しジスク３−１ないし３−３にランチされる。 第４Ｍの場合は、同時にフィルター処理する画素データ
の数が５個の場合を示している。このような場合、一般
に、対称な位置の画素（並んでいる５個の画素Ｆ、、Ｆ
２．Ｆ３．Ｆａ、 Ｆｓがあった場合、中央の画素Ｆ
３に対してＦ、とＦ５とは対称な位置＋Ｆ２ とＦ４と
は対称な位置である）のデータに対しては、同しフィル
ター係数を乗することが行われている。 乗算結果は、加算器５−］ないし５−４によって順次加
算される。例えば、加算器５−１での加算は、メモリデ
ータランチ用レジスタ３−１から提供されデータソフト
用レジスタ４−１にシフ］−されて来た乗算結果と、メ
モリデータラソヂ用レジスタ３−２から提供される乗算
結果とが加算され、その加算結果はデータソフト用レジ
スタ４−２に与えられる。以下、同様にして加算が行わ
れ、最後にフィルターデータ出力端子６にフィルターデ
ータ出力として現れる。 また、その外の従来例としては、ルックアップテーブル
をＲＡＭとＲＯＭ （リードオンリイメモリ）とを用い
て構成し、それらを切り換えて使用するようにしたディ
ジタルフィルター集積回路装置（特開昭６２−１８３６
８３号公報）とが、同一のハードウェアで数種類のフィ
ルター特性を有するようにしたディジタルフィルター集
積回路装置（特開昭６０−２４１３１．４号公報）等が
ある。
（問題点）
しかしながら、従来の技術には、１つの画面」二にフィ
ルター係数を変更して処理しなければならない領域が多
くある場合、それらの領域を全て適切にフィルター処理
しようとすると、ルックア、／ブチープル用のメモリと
して多くのメモリを必要とするという問題点があった。 （問題点の説明） 画像によっては、１つの画面上に文字の領域。 写真の領域１図表の領域等が混じっている場合がある。 このように種類が異なる領域を、それぞれ適正にフィル
ター処理（種類に応じた適正な階調補正を）するために
（コ、領域の種類に応して適切なフィルター係数を乗し
てやることが必要である。 第２図に、種類を異にする領域、即ち、異なったフィル
ター係数で処理すべき領域が複数個ある画面を示す。 このような画面を点線に沿って左端から走査する場合を
考えると、先ず、イの範囲′を走査している時には領域
へに適用するルックアップテーブルが必要であり、口の
範囲を走査している時にば領域Ｂに適用するルックアッ
プテーブルが必要である。 即ち、第４図で使用したようなルックアップテーブル用
メモリ２を、令■域の種類の数だげ（第２図の例では領
域Ａ−Ｄに対して合計４個）備えなければならず、チッ
プの面積が大きくなってしまうという問題点があった。 本発明は、以上のような問題点を解決することを目的と
するものである。
ルター係数を変更して処理しなければならない領域が多
くある場合、それらの領域を全て適切にフィルター処理
しようとすると、ルックア、／ブチープル用のメモリと
して多くのメモリを必要とするという問題点があった。 （問題点の説明） 画像によっては、１つの画面上に文字の領域。 写真の領域１図表の領域等が混じっている場合がある。 このように種類が異なる領域を、それぞれ適正にフィル
ター処理（種類に応じた適正な階調補正を）するために
（コ、領域の種類に応して適切なフィルター係数を乗し
てやることが必要である。 第２図に、種類を異にする領域、即ち、異なったフィル
ター係数で処理すべき領域が複数個ある画面を示す。 このような画面を点線に沿って左端から走査する場合を
考えると、先ず、イの範囲′を走査している時には領域
へに適用するルックアップテーブルが必要であり、口の
範囲を走査している時にば領域Ｂに適用するルックアッ
プテーブルが必要である。 即ち、第４図で使用したようなルックアップテーブル用
メモリ２を、令■域の種類の数だげ（第２図の例では領
域Ａ−Ｄに対して合計４個）備えなければならず、チッ
プの面積が大きくなってしまうという問題点があった。 本発明は、以上のような問題点を解決することを目的と
するものである。
前記課題を解決するため、本発明のディジタルフィルタ
ー集積回路装置では、１つの画面上に種類を異にする領
域が幾つあろうと、ルックアップテーブル構成手段とし
てのメモリは少なくとも２個のＲＡＭで済むようにする
べく、次のような手段を講じた。 即ち、本発明にかかわるディジタルフィルター集積回路
装置では、ルックアップテーブル用の少なくとも２個の
ＲＡＭと、該ＲＡＭの１部個数がら乗算結果を読め出さ
せると共に同時に残りのＲＡＭの少なくとも１個への別
の乗算結果の書き込のを可能とする制御手段とを備える
こととした。
ー集積回路装置では、１つの画面上に種類を異にする領
域が幾つあろうと、ルックアップテーブル構成手段とし
てのメモリは少なくとも２個のＲＡＭで済むようにする
べく、次のような手段を講じた。 即ち、本発明にかかわるディジタルフィルター集積回路
装置では、ルックアップテーブル用の少なくとも２個の
ＲＡＭと、該ＲＡＭの１部個数がら乗算結果を読め出さ
せると共に同時に残りのＲＡＭの少なくとも１個への別
の乗算結果の書き込のを可能とする制御手段とを備える
こととした。
ルックアップテーブル用メモリとして少なくとも２個の
ＲＡＭを備えることにより、一部個数のＲＡＭからデー
タ（乗算結果）を読み出している時、種類の異なる次の
領域に適用すべきデータを残りのＲＡＭの小７に＼とも
１個へ書き込むことが可能となった。 この同時的な読み出し、書き込みを前記制御手段によっ
て交互に行うことにより、１画面に種類の異なる領域が
幾つ存在しても、各領域をそれぞれ適正なフィルター係
数を用いてフィルター処理することが可能となった。
ＲＡＭを備えることにより、一部個数のＲＡＭからデー
タ（乗算結果）を読み出している時、種類の異なる次の
領域に適用すべきデータを残りのＲＡＭの小７に＼とも
１個へ書き込むことが可能となった。 この同時的な読み出し、書き込みを前記制御手段によっ
て交互に行うことにより、１画面に種類の異なる領域が
幾つ存在しても、各領域をそれぞれ適正なフィルター係
数を用いてフィルター処理することが可能となった。
以下、本発明の実施例を図面に基づいて詳細に説明する
。 第１図に、本発明にかかわるディジタルフィルター集積
回路装置を示す。第１図において、第４図と同じ符号の
ものは、第４図と同じものである。 そして、７はメモリデータ入力端子、８は書き込めアド
レス入力端子、９−１ないし９−３はセレクタ、１０ば
分配器、１１は制御用端子、１２はライトパルス入力端
子、１３はインバータ、１４−１．１４−２はＯＲゲー
トである。 セレクタ９−１ないし９−３は、制御用端子１１からＳ
端子へ「Ｏ」が入力されているときＩｔ端子への入力を
ｍ端子より出力し、Ｓ端子へ「１」が入力されていると
きＩ２端子への入力をｍ端子より出力するよう動作する
。 分配器１０は、Ｓ端子に「０」が人力されているとき、
入力端子Ｉ、への入カー出力端子回２へ。 入力端子Ｉ２への人力−出力端子０．へと分配する。Ｓ
端子に１１」が入力されているときは逆に、入力端子１
１への入カー出力端子回、へ、入力端子Ｉ２への入力−
・出力端子′？５２へと分配する。 また、ルックアップテーブル用ＲＡＭ２−１．。 ２−２は、簡単のためデータ入力端子り、とデータ出力
端子り。が別々になっている構成とする。 そして、アドレスは８ビット、データは２４ビットとす
る。 本発明では、ルックアップテーブル用メモリを２−１．
２−２の２個設け、一方のルックアンプテーブル用メモ
リがデータの読み出しに使用されている期間に、他方の
ルックアップテーブル用メモリに種類の異なる次の領博
で使用するルックアップテーブルを書き込むようにした
。 ルックアンプテーブル用メモリ２−１．２−２を読み出
しに使うか書き込めに使うかは、制御用端子１１からの
入力により決める。 例えば、制御用端子１１より「１」を入力すると、ルッ
クアップテーブル用メモリ２−１のＲ／Ｗ入力端子には
、インバータ１３およびＯＲゲー１−１４−］を経て「
１」が入力されデータの読み出し可能状態にされる。一
方、ルックアップテーブル用メモリ２−２のＲ／Ｗ入力
端子には、ライトパルス入力端子１２からの入力がその
まま入力され、こちらは書き込み可能状態にされる。 制御用端子１１からの入力は、セレクタ９−１〜９−３
および分配器１０にも伝えられる。セレクタ９−１〜９
−３のＳ端子に１１」が入力されると、読み出しをして
いるル・ツクアップテーブル用メモリ２−１からのデー
タを選択して通過させる。分配器１０のＳ端子に［１−
１が入力されると、ルックアップテーブル用メモリ２−
１にはフィルターデータ入力端子１の入力が分配され、
ルックアップテーブル用メモリ２−２には書き込めアド
レス入力端子８の人力が分配される。 その結果、ルックアップテーブル用メモリ２−１からは
、フィルターデータ入力端子１の人力で □指定され
るアドレスのデータが読め出されるし、ルックアップテ
ーブル用メモリ２−２には、書き込みアドレス入力端子
８の入力で指定されるアドレスに、メモリデータ入力端
子７から供給されるデータが書き込まれる。 以上の動作から分かるように、制御用端子１１からの信
号によってどちらのルックアップテーブル用メモリに読
め出しあるいは書き込みをさせるかを制御する手段は、
第１図の例ではセレクタ９−１〜９−３１分配器１０、
インパーク１３およびＯＲゲート１４．−１．１４−２
によって構成される。 第３図に、本発明を適用したディジタルフィルター集積
回路装置によって第２図の画面を走査した時の各メモリ
の動作を示すタイミングダイヤグラムを示す。 時間軸のイ〜へ○範囲は、第２図の点線に沿って左端よ
り走査した時の各範囲イ〜へに対応している。 最初のイの範囲（領域Ａ）に適用するデータが書き込ま
れているメモリは、ルックアップテーブル用メモリ２−
１であるとする。すると、イの時にはルックアップテー
ブル用メモリ２−１は、フィルターデータ入力端子１か
らのフィルターデータの入力に応じてデータの読み出し
に使用される。その間、ルックアンプテーブル用メモリ
２−２には、次の領域Ｂのためのフィルター係数に関す
るデータが書き込まれる。書き込むデータはメモリデー
タ入力端子７から供給される。 口の時には、ルックアップテーブル用メモリ２−２に先
程書き込まれたデータが読み出されて、フィルター処理
に使用される。その間、ルックアップテーブル用メモリ
２−１には、次の領域Ｃのためのデータが書き込まれる
。以後、同様にして、次に異なった種類の領域が来る場
合、それに適合したデータを交互に書き込み、交互に読
み出ず。への期間ば二の期間と同じ領域Ａであるので、
ルックアップテーブル用メモリ２−２は、ボの期間では
同じデータを維持する。 なお、以上の説明では、ルックアップテーブル用メモリ
として２−１．２−２の２個のＲＡＭを備えた例を述べ
たが、３個以上としてもよい。その場合、例えば、第１
のＲＡＭがイの範囲の処理のために読み出されている時
、第２のＲＡＭに口の範囲の処理のための乗算結果を書
き込み、第３のＲＡＭにへの範囲の処理のための乗算結
果を書き込むようにしてもよい。また、ＲＡＭ１個とＲ
ＡＭ２個の２組に分けて使うことも出来る。
。 第１図に、本発明にかかわるディジタルフィルター集積
回路装置を示す。第１図において、第４図と同じ符号の
ものは、第４図と同じものである。 そして、７はメモリデータ入力端子、８は書き込めアド
レス入力端子、９−１ないし９−３はセレクタ、１０ば
分配器、１１は制御用端子、１２はライトパルス入力端
子、１３はインバータ、１４−１．１４−２はＯＲゲー
トである。 セレクタ９−１ないし９−３は、制御用端子１１からＳ
端子へ「Ｏ」が入力されているときＩｔ端子への入力を
ｍ端子より出力し、Ｓ端子へ「１」が入力されていると
きＩ２端子への入力をｍ端子より出力するよう動作する
。 分配器１０は、Ｓ端子に「０」が人力されているとき、
入力端子Ｉ、への入カー出力端子回２へ。 入力端子Ｉ２への人力−出力端子０．へと分配する。Ｓ
端子に１１」が入力されているときは逆に、入力端子１
１への入カー出力端子回、へ、入力端子Ｉ２への入力−
・出力端子′？５２へと分配する。 また、ルックアップテーブル用ＲＡＭ２−１．。 ２−２は、簡単のためデータ入力端子り、とデータ出力
端子り。が別々になっている構成とする。 そして、アドレスは８ビット、データは２４ビットとす
る。 本発明では、ルックアップテーブル用メモリを２−１．
２−２の２個設け、一方のルックアンプテーブル用メモ
リがデータの読み出しに使用されている期間に、他方の
ルックアップテーブル用メモリに種類の異なる次の領博
で使用するルックアップテーブルを書き込むようにした
。 ルックアンプテーブル用メモリ２−１．２−２を読み出
しに使うか書き込めに使うかは、制御用端子１１からの
入力により決める。 例えば、制御用端子１１より「１」を入力すると、ルッ
クアップテーブル用メモリ２−１のＲ／Ｗ入力端子には
、インバータ１３およびＯＲゲー１−１４−］を経て「
１」が入力されデータの読み出し可能状態にされる。一
方、ルックアップテーブル用メモリ２−２のＲ／Ｗ入力
端子には、ライトパルス入力端子１２からの入力がその
まま入力され、こちらは書き込み可能状態にされる。 制御用端子１１からの入力は、セレクタ９−１〜９−３
および分配器１０にも伝えられる。セレクタ９−１〜９
−３のＳ端子に１１」が入力されると、読み出しをして
いるル・ツクアップテーブル用メモリ２−１からのデー
タを選択して通過させる。分配器１０のＳ端子に［１−
１が入力されると、ルックアップテーブル用メモリ２−
１にはフィルターデータ入力端子１の入力が分配され、
ルックアップテーブル用メモリ２−２には書き込めアド
レス入力端子８の人力が分配される。 その結果、ルックアップテーブル用メモリ２−１からは
、フィルターデータ入力端子１の人力で □指定され
るアドレスのデータが読め出されるし、ルックアップテ
ーブル用メモリ２−２には、書き込みアドレス入力端子
８の入力で指定されるアドレスに、メモリデータ入力端
子７から供給されるデータが書き込まれる。 以上の動作から分かるように、制御用端子１１からの信
号によってどちらのルックアップテーブル用メモリに読
め出しあるいは書き込みをさせるかを制御する手段は、
第１図の例ではセレクタ９−１〜９−３１分配器１０、
インパーク１３およびＯＲゲート１４．−１．１４−２
によって構成される。 第３図に、本発明を適用したディジタルフィルター集積
回路装置によって第２図の画面を走査した時の各メモリ
の動作を示すタイミングダイヤグラムを示す。 時間軸のイ〜へ○範囲は、第２図の点線に沿って左端よ
り走査した時の各範囲イ〜へに対応している。 最初のイの範囲（領域Ａ）に適用するデータが書き込ま
れているメモリは、ルックアップテーブル用メモリ２−
１であるとする。すると、イの時にはルックアップテー
ブル用メモリ２−１は、フィルターデータ入力端子１か
らのフィルターデータの入力に応じてデータの読み出し
に使用される。その間、ルックアンプテーブル用メモリ
２−２には、次の領域Ｂのためのフィルター係数に関す
るデータが書き込まれる。書き込むデータはメモリデー
タ入力端子７から供給される。 口の時には、ルックアップテーブル用メモリ２−２に先
程書き込まれたデータが読み出されて、フィルター処理
に使用される。その間、ルックアップテーブル用メモリ
２−１には、次の領域Ｃのためのデータが書き込まれる
。以後、同様にして、次に異なった種類の領域が来る場
合、それに適合したデータを交互に書き込み、交互に読
み出ず。への期間ば二の期間と同じ領域Ａであるので、
ルックアップテーブル用メモリ２−２は、ボの期間では
同じデータを維持する。 なお、以上の説明では、ルックアップテーブル用メモリ
として２−１．２−２の２個のＲＡＭを備えた例を述べ
たが、３個以上としてもよい。その場合、例えば、第１
のＲＡＭがイの範囲の処理のために読み出されている時
、第２のＲＡＭに口の範囲の処理のための乗算結果を書
き込み、第３のＲＡＭにへの範囲の処理のための乗算結
果を書き込むようにしてもよい。また、ＲＡＭ１個とＲ
ＡＭ２個の２組に分けて使うことも出来る。
以上述べた如（、本発明のディジタルフィルター集積回
路装置によれば、１つの画面上に異なるフィルター係数
で処理すべき領域が数多くあっても、ルックアップテー
ブル用メモリとしては少なくとも２個のＲＡＭを備える
だけで対処することが出来るようになった。
路装置によれば、１つの画面上に異なるフィルター係数
で処理すべき領域が数多くあっても、ルックアップテー
ブル用メモリとしては少なくとも２個のＲＡＭを備える
だけで対処することが出来るようになった。
第１図・・・本発明の実施例にかかわるディジタルフィ
ルター集積回路装置 第２図・・・異なったフィルター係数で処理すべき領域
が複数個ある画面 第３図・・・本発明を適用したディジタルフィルター集
積回路装置によって第２図の画面を走査した時の各メモ
リの動作を示すタイミングダイヤグラム 第４図・・・従来のディジタルフィルター集積回路装置 図において、１はフィルターデータ入力端子、２．１−
１．２−２はルックアップテーブル用メモリ、３−１な
いし３−３ばメモリデータラッチ用レジスタ、４−１な
いし４−５はデータシフ］・用レジスタ、５−１ないし
５−４は加算器、６はフィルターデータ出力端子、７は
メモリデータ入力端子、８は書き込みアドレス入力端子
、９−１ないし９−３はセレクタ、１０は分配器、１１
は制御用端子、１２はライトパルス入力端子、１３はイ
ンバータ、１４−１．１４−２はＯＲゲートである。
ルター集積回路装置 第２図・・・異なったフィルター係数で処理すべき領域
が複数個ある画面 第３図・・・本発明を適用したディジタルフィルター集
積回路装置によって第２図の画面を走査した時の各メモ
リの動作を示すタイミングダイヤグラム 第４図・・・従来のディジタルフィルター集積回路装置 図において、１はフィルターデータ入力端子、２．１−
１．２−２はルックアップテーブル用メモリ、３−１な
いし３−３ばメモリデータラッチ用レジスタ、４−１な
いし４−５はデータシフ］・用レジスタ、５−１ないし
５−４は加算器、６はフィルターデータ出力端子、７は
メモリデータ入力端子、８は書き込みアドレス入力端子
、９−１ないし９−３はセレクタ、１０は分配器、１１
は制御用端子、１２はライトパルス入力端子、１３はイ
ンバータ、１４−１．１４−２はＯＲゲートである。
Claims (1)
- 乗算結果格納用の少なくとも２個のＲＡＭと、該ＲＡ
Ｍの１部個数から乗算結果を読み出させると共に同時に
残りのＲＡＭの少なくとも１個への別の乗算結果の書き
込みを可能とする制御手段とを備えたことを特徴とする
ディジタルフィルター集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9534688A JPH01265717A (ja) | 1988-04-18 | 1988-04-18 | ディジタルフィルター集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9534688A JPH01265717A (ja) | 1988-04-18 | 1988-04-18 | ディジタルフィルター集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01265717A true JPH01265717A (ja) | 1989-10-23 |
Family
ID=14135117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9534688A Pending JPH01265717A (ja) | 1988-04-18 | 1988-04-18 | ディジタルフィルター集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01265717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348403A (ja) * | 1990-03-02 | 1992-12-03 | Milliken Res Corp | 模様付け装置のデータ転送法 |
| EP0635802A1 (en) * | 1993-06-09 | 1995-01-25 | Kodak Limited | A method of processing a digital detail signal |
-
1988
- 1988-04-18 JP JP9534688A patent/JPH01265717A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348403A (ja) * | 1990-03-02 | 1992-12-03 | Milliken Res Corp | 模様付け装置のデータ転送法 |
| EP0635802A1 (en) * | 1993-06-09 | 1995-01-25 | Kodak Limited | A method of processing a digital detail signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236228A (en) | Memory device for processing picture images data | |
| US4980923A (en) | Dilation/erosion conversion circuit | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JPH01265717A (ja) | ディジタルフィルター集積回路装置 | |
| JP2845384B2 (ja) | 画像処理装置 | |
| JP2709356B2 (ja) | 画像処理方法 | |
| JPH06222748A (ja) | ボーダを有する文字記号を表示する方法および装置 | |
| JPS6121031B2 (ja) | ||
| JPS63136710A (ja) | デイジタル信号処理回路 | |
| JPH07107706B2 (ja) | 遅延段数の可変なラインバツフア | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| JPS5893097A (ja) | 色切換回路 | |
| JPH02278986A (ja) | 画像信号処理装置 | |
| JP3380706B2 (ja) | 信号処理装置 | |
| JPH0683300A (ja) | パレット制御回路 | |
| JP2737932B2 (ja) | 画像データ縮小装置 | |
| JPS59119387A (ja) | デイスプレイ表示制御方式 | |
| JPH02150861A (ja) | 画像処理装置 | |
| JPS6334623A (ja) | ルツクアツプテ−ブル | |
| JPH0362276B2 (ja) | ||
| JPS63231548A (ja) | デ−タの書き込み方式 | |
| JPS58166387A (ja) | 画像メモリ読出し方式 | |
| JPH06214556A (ja) | 画像処理装置 | |
| JPH0231284A (ja) | ディジタル画像データ処理集積回路装置 | |
| JPH0374766A (ja) | 累積演算装置 |