JPH01265332A - Ｃｒｃ並列演算回路の行列式生成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） シフトレジスタを具備し、ＣＲＣ演算を並列に処理する
ＣＲＣ並列演算回路の行列式生成方法に関し、 簡素化されたステップで高速かつ確実に並列故に対応す
る行列式を生成することを目的とし、ＣＲＣ生成多項式
により一意に決められるシフトレジスタ内の変遷を示す
変遷情報マクトリクスＦをｎ次Ｆ　まで求められる第１
のステップと、ｎ次までの各変遷情報マトリクスを用い
て、ｎ次の入力データＤの変遷を示す入力データ変遷情
報マトリクスＧを求める第２のステップと、ｎ次の変遷
情報マトリクスＦ　と入力データ変遷情報マトリクスＧ
とを用いて、時刻ｔ。のシフトレジスタマトリクス×（
ｔｎ）からｎ次の時刻ｔ。のシフトレジスタマトリクス
×（ｔｎ）の行列式を、ｘ（ｔ　　）＝Ｆ　　−ｘ＜ｔ
□）■Ｇ−Ｄ　（ただし、■は排他的論理和演算）で求
める第３のステップとを有して構成する。

〔産業上の利用分野〕

本発明は、シフトレジスタを具備し、ＣＲＣ演算を並列
処理するＣＲＣ並列演算回路の行列式生成方法に関する
。

従来から、ＣＲＣＦ１４算はディジタル回路における誤
り検出及び訂正用の符号としして広く用いられている。

ＣＲＣ演算を行うＣＲＣ演算回路は、複数のシフトレジ
スタと所定のシフトレジスタ間に設けられたモジュロ２
加算回路、すなわち排他的論理和回路を具備している。

ＣＲＣ演痺を行う入力デ：りは、１つの排他的論理和回
路を介して回路内に与えられる。

ＣＲＣ演陣回路は、入力データに応じて直列処理と並列
処理に大別できる。ＣＲＣ直列演算回路は、用いるＣＲ
Ｃ生成多項式に基づき容易に設計できる。池方、ｎ（ｎ
は任意の整数）並列処理を行うＣＲＣ並列演淳回路の設
計は複雑である。

〔従来の技術〕 従来、ｎ並列処理を行なうＣＲＣ並列演算回路の設計は
、ＣＲＣ生成多項式をもとに直列処理するＣＲＣ直列演
算回路を設計したのち、回路を追跡して１次遷移式（時
刻ｔ。→ｔ１に遷移）を求め、次に２次遷移式（ｔｎ−
＋し２′ｋｒｉ移）に１次遷移式を代入し、以下これを
順次くり返し、０次遷移式までくり返していた。そして
、求められた第０次遷移式（行列式）を回路化すること
によって、ＣＲＣ並列演算回路を設計していた。

以下、この手順を第４図及び第５図を参照して説明する
。ここで、第４図は上記従来の設計法、すなわら行列式
生成法の手順を示す図、及び第５図はＣＲＣ直列演算回
路である。

まず、第４図のステップ１０でＣＲＣ生成多項式を決定
する。例えば、ＣＲＣ生成多項式をｘ６＋ｘ４千×２＋
１とする。次に、ステップ１１で、第５図に示すＣＲＣ
直列演鋒回路を設計する。この回路は、ＣＲＣ生成多項
式からｌ！Ｊ単に構成できる。入力データＤＡＴＡは所
定のタイミングに従って、Ｄ、Ｄ２．Ｄ３・・・の順に
直列に供給されす る。入力データは、シフトレジスタ×１の出力に接続さ
れた排他的論理和回路（記号■で示す）を介して与えら
れる。次に、ステップ１２で回路動作の追跡を開始する
。まず、ステップ１３に示すように１次遷移式（１０→
１１）を求める。この１次遷移式は直列処理そのもので
あり、次のとおゆである。

（以下　余白） ここで、Ｘｌ、は時刻ｔ・におけるレジスタＸ・ＩＪ　
　　　　　　　　Ｊ　　　　　　　　　　　　　　　　
　　　Ｉの内容を示す。例えば×１１＝ｘ２ｏは、時刻
ｔ１のレジスタＸ　の内容は、時刻ｔｎのレジスタｘ２
の内容であることを示している。また、×２１＝Ｄ　■
Ｘ　■Ｘ　は、時刻ｔ１での入力データ＋　　　　　１
０　　　３０ Ｄ　とレジスタＸ　の出力ｘ１０とをモジュロ２加算し
た結果と、時刻ｔ１でのレジスタｘ３の出力Ｘ　とのモ
ジュロ２加算がレジスタ×２の内容であることを示して
いる。

次にステップ１４で、２次の遷移式を次の通り求める。

ここで、Ｘ　の値は時刻ｔ２において×２１であす、Ｘ
　の値に先に求めた時刻ｔ１の値に代入して、×１２”
　Ｄｌのｘｌｏのｘ３０となる。

以下、順次ｎ次遷移式まで求める。３次〜８次まで（ｎ
−８のＣＲＣ並列演痒回路設計時）の各遷移式は、次の
とおりである。

（ＩＪ、下　余白） ×　　　　　　　　　Ｏ Φ　　　　　　　箇 ×　　　　　　　　　　× ｅ　　　　　　ｅ Ｏ０ ＥＥＩ　　　　　　　Ｅ９ ×　　　　　　　　　　× Ｅ９　　　　　　　の Ｘ　　　　　　　　　Ｘ　　　　　　　Ｐ）ｅ　　　　
　　ｅ　　　　ｘ ｘｏ　　　　　　ｘｏ　　　　　　○ ｘｘｘｘｘＸ。

ｏｘｘｏｘｏｘ ｘｏｏｘｏｘ。

ｘｘ　　　　　　　ｘｘｘｘ ×　　　　　　　　　Ｏ Ｉ Ｘ　　　　　　　　　　　Ｘ ｅ　　　　　　ｅ ＯＯ ■　　　　　　の ×　　　　　　　　　　× ××× ■　　　　　　ｅＥＥＩ ０　　　　　　　　０ＸＸ ｘ　　　ＯＯＸ　　　Ｏ ｘ　　　ｘ　　　ｘ　　　ｘ　　　ｘ　　　ｏ　　　。

ＯＸ　　　Ｘ　　　Ｏ’Ｘ　　　ＯＸ Ｘ　　　ＯＯＸ　　ＯＸ　　Ｏ ｘｘ　　　　　　ｘｘｘｘ ×　　　　　　× 　　　　ｅ Ｏ× ｌｌ　　　　ｅ ×　　　　　　Ｏ ｅ ＯＯ ｅ ×　　　　　　× ××× ｅ　　　＠　　　　　ｅ ｌ＋５　　　　　０　　　　　　＋ｔ　　リｏ　　　　
　ｏ　　　　　ｘｘ ｘｏ　　　　　０ＸＸＯ ｘ　　　ｘ　　　ｘ　　　ｘ　　　ｘ　　ｏ　　。

ＯＸＯＸＯＯＸ Ｘ０ＸＯＯＸＯ ｘｘｘｘ　　　　　　ｘｘ ×　　　　　　　ｘ Φ　　　　ｅ ■　　　　　× −■ ×　　　　　　Ｏ Φ　　　　ｅ ＯＯ ■　　　　ｅ ×　　　　　　ｘ ××× Ｏｘ　　　Ｏｘ　　　ｘ Φ　ｅｅ　　　　　ｅ　ｅ ｏｘｏｘｘ。

Ｘ　　　Ｘ　　　Ｏｘ　　　ｘ　　　ＯＯＯ×　　ＯＸ
　　　ＯＯＸ Ｘ０ＸＯＯＸＯ 璽　　翼　　ｘ　　×　　　　　　　×　　××　　　
　　　　　　　　× ｅ　　　　　　ｅ Ｘ　　　　　　　　　　　ｘ ■　　　　　　■ ＯＯ ■　　　　　　ｅ ＯＣ） ■　　　　　　の ×　　　　　　　　　　　× ｏ　　　　　　ｘｏ　　　　　　ｘｘ Ｏｘ　　Ｏｘ　　Ｏ ｘ　　　ｘ　　　ｘ　　　ｏ　　　ｘ　　　ｘ　　　ｏ
　　　。

０ＸＯＯＸＯＯＸ ｘ　　　ＯＯｘ　　ＯＯＸ　　　Ｏ ｘｘ　　　　　　　ｘｘ　　　　　　　ｘｘ×　　　　
　　　　　　× ｅ　　　　　　ｅ ｘ　　　　　　　　　　　× Ｅ９　　　　　　　ＥＥＩ ＯＯ ｅ　　　　　　ｅ ×　　　　　　　　　　　× ＥＥ３　　　　　　　Ｅ９ ０　　　　　　　０　　　　　　　　×Ｘ　　　ＯＸ　
　　ＯＸ　　　０ ＯＸＸＯＸＸＯＯ ｏｘｏｏｘｏｏｘ ｘ　　　ＯＯｘ　　　ＯＯｘ　　　Ｏ ｘｘ　　　　　　　ｘｘ　　　　　　　ｘｘ↑ ただし、Ａ■Ｂ＝Ｂ■△、△■０＝Ａ、Ａの八−〇であ
る。

以上のようにして、ステップ１５で得られた１ｏ−＋１
８の８次遷移式をムとに、ステップ１６で回路化する。

〔発明が解決しようとする課題〕

しかしながら、上記従来の方法では、−Ｊ所望のＣＲＣ
’を成子３Ｇｓ式を実現するＣＲＣ６列演韓ＩＱ回路を
設３１シ、この回路動作を並列数分だ１ノ追跡づる必要
があるため、手順が複雑かつ煩雑であるとともに最終的
な遷移式を１するまでにかなりの時間を要していた。ま
た、多次の遷移式の詩出時を１うう成人ｌ￥業のミスが
発生し易く、信頼性に欠けるという問題点もあった。

従って、本発明はこのような従来の技術の問題点を解決
し、Ｉ！Ｉ素化されたステップで高速かつ確実に、並列
数に対応する行列式を生成Ｃきる方法を目的とする。

〔課題を解決する手段〕

第１図は本発明の方法を示すフローチャートである。

本発明は、シフトレジスタを具備し、ＣＲＣ演算をｎ（
ｎは任意の整数）並列処理するＣＲＣ並列演算回路の行
列式生成方法において、以下の第１〜第３のステップを
有して構成される。

第１のステップは、ステップ２０で予め決定しであるＣ
ＲＣ生成多項式により一意に決められるシフトレジスタ
内の変遷を示す変遷情報マトリクスＦをｎ次Ｆ　まで求
める（ステップ２１）。

第２のステップは、ｎ次までの各変遷情報マトリクスを
用いて、ｎ次の入力データＤの変遷を示す入力データ変
遷情報マトリクスＧを求める（ステップ２２）。

第３のステップは、ｎ次の変遷情報マトリクスＦｎと入
力データ変遷情報マトリクスＧとを用いて、時刻ｔ０の
シフトレジスタマトリクス×（１ｏ）からｎ次の時刻ｔ
０のシフトレジスタマトリクスＸ（ｔ　　）を、ｘ（ｔ
　　）＝Ｆ’−ｎ Ｘ（ｔＯ）ΦＧ−Ｄ　（ただし、■は排他的論理和演算
）で求める（ステップ２３）。

（作用） 第１のステップで算出する変遷情報マトリクスＦは入力
データを考慮しないシフトレジスタの内容の変遷を示し
、ＣＲＣ生成多項式が決まれば自動的に算出できる。第
２のステップで算出するｎ次の入力データ変遷情報マト
リクスＧは純粋な入力データのみの変遷を示し、並列数
ｎに相当する１次からｎ次の変遷情報マトリクスＦ−Ｆ
　　から自動的に算出できる。ｎ次の変遷情報マトリク
スＦｎと入力データ変遷情報マトリクスＧとの積は、１
次から８次への遷移マトリクスを構成する。従って、こ
れらを用いて、時刻ｔｎのシフトレジスタマトリクスｘ
（ｔｎ＞からｎ次の時刻ｔ、のシフトレジスタマトリク
スｘ　（ｔｎ）の行列式を、上記式のとおり得る。

このように、本発明では従来のようにＣＲＣ直列演算回
路を８次にわたって追跡することなくｎ次の行列式を得
ることができるので、上記の効果が得られる。

〔実施例） 以下、本発明の一実施例を図面を参照して詳細に説明す
る。

まず、本発明の基本的な考え方について説明する。

一般に、複数のレジスタ（以下、そのレジスタ値をＸで
表わす）を有するＣＲＣ演譚回路の遷移式は、次のとお
り表わせる。

ｘ　（ｔ　１）　−Ｔ−Ｘ　（ｔ　＞ ｘ（ｔ　　）−Ｔ　　−×（ｔｎ） ただし、ｘ（ｔ）・・・ｔｌにおけるＸレジスタマトリ
クス ｘ（ｔ）・・・１ｏにおけるＸレジスタマトリクスｘ（
ｔ）・・・１ｏにおけるＸレジスタマトリクスθ 丁　　・・・遷移マトリクス この遷移マトリクス下は、前述したｔ　−４ｔ１の遷移
式に相当し、遷移マトリクスＴ　は前述した１０→ｔ８
の遷移式に相当する。

ここで、本発明は、遷移マトリクスＴを、シフトレジス
タ内の変遷（各レジスタの内容）を示す変遷情報マトリ
クスＦと、入力データの変遷を示す入力データ変遷情報
マトリクスＧとの関数で表わす、Ｆはレジスタ値Ｘの関
数でありＧは入力データＤの関数なので、ＦとＧとの関
数は以下のとおりである。

Ｔ−Ｆ　（ｘ）ΦＧ（０） ただし、記号■はモジュロ２加算（排他的論理和）を意
味する。

上記式は、遷移マトリクスＴはシフトレジスタ部分と入
力データ部分、換言すれば演算部分とに区分して構成さ
れることを意味している。従来の技術では、これらはひ
とまとめに処理されていた。

本発明では、これらを分けて算出し、最後にモジュロ２
加算をすることで、遷移マトリクス（行列式）を得るも
のである。

Ｆ（ｘ）を表わす変遷情報マトリクスＦ（Ｆ（Ｘ）−Ｆ
・　（×））は、シフトレジスタ動作を示す行列部分と
生成多項式の動作を示す部分とで構成される。これを第
３図（Ａ）に示す。同図（Ａ）において、参照番号２４
で示す部分はシフトレジスタ動作を示し、参照番号２５
で示す部分はＣＲＣ生成多項式動作を示している。ＣＲ
Ｃ生成多項式動作部分２５は、マトリクスＦの第１列及
び第ｍ行に位置する。ｍはＣＲＣ演算回路に含まれるシ
フトレジスタの数で、マトリクスＦはｍｘｍとなる。こ
のｎ次の変遷情報マトリクスは、Ｆｏ　（マトリクスＦ
をｎ回掛は合わせたもの）となる。

次に、Ｇ（０）を表わす入力データ変遷情報マトリクス
Ｇ　（Ｇ（Ｄ）−Ｇ・　（Ｄ））は、入力データＤの変
遷、換言すれば時間推移（入力データＤ１゜Ｄ２．・・
・が順にシフトレジスタに入力されると考えた場合）に
合わせて、１次からｎ次までの各変遷情報マトリクスＦ
−Ｆ　　から自動的に求められる。ここで、並列数がｎ
で、シフトレジスタの敗がｍのとき、入力データ変遷情
報マトリクスＧはｍ　１：Ｔｎ列となる。入力データ変
遷情報マトリクスＧ（７）ｉ次マトリクスをＧｉ　　（
ｉ−１，２，−ｎ＞とすると、部分マトリクスＧｉは第
３図（Ｂ）に示すとおり記述できる。図示するように、
部分マトリクスＧｉは、第１列と時刻１における入力デ
ータとの積である。この１列の列マトリクスは、変遷情
報マトリクスＦから算出できる。１列の列マトリクスは
（ｎ−ｔ＋ｌ）次の変遷情報マトリクスＦ（ｎ−ｉＮ）
の第１列に相当する。例えばｉ　−２の場合、ｎ−８と
して、第２列の列マトリクスは８−２＋１−７となり、
７次の変遷情報マトリクスＦ　の第１列となる。また、
１＝７の場合、第７列の列マトリクスは８−７＋１−２
となり、２次の変遷情報マトリクスの第１列となる。こ
れは、次の理由による。説明をわかり易くするために、
前述した第５図を参照するに、例えば先頭の入力データ
Ｄ　が入力するとき、この入力データＤｌは８番目の変
遷に依存した演算が施される。

これは、変遷情報マトリクスＦはＦ−Ｆ８を１サイクル
として巡回するため、先頭の入力データＤ１に対しては
直前のシフトレジスタ状態に起因した演算が行なわれる
ためである。２番目の入力データＤ２に対しては、変遷
情報７トリクスＦの変遷に依存した演算が行なわれるた
めである。

このように特定した変遷情報マトリクスＦｌ、：Ｊ５い
では、第１列のデータがｍ個のシフトレジスタの内容を
示している。従って、部分マトリクスＱｉの第１列は、
（ｎ−ｉ＋１）次の変遷情報マトリクスＦ（ｎ−ｉ＋１
）の第１列に相当するデータとなる。

このようにして、：…１〜ｎまでの部分マトリクスＱｉ
を求め、ｍ行ｎ列のｎ次の入力データ変遷情報マトリク
スＧを求める。

以上の手順により、遷移マトリクス丁−Ｆ（ｘ）ΦＧ（
Ｄ）が得られたので、ｎ＃１列ＣＲＣ＊Ｉｉｌ’？トリ
クスは、 ｘ（ｔ　　）−Ｆ　　−×（ｔｎ）ΦＧ−Ｄのとおり得
られる。

次に、８並列ＣＲＣ並列演算回路を例に挙げて説明する
。

まず、ＣＲＣ生成多項式をｘ　＋×４＋×２＋１とする
（ｍ−６）。この場合、１次の変遷情報マトリクスＦは
次のとおりである。

ここで、第１列及び第６行の８値は、生成多項式動作を
示し、それ以外はシフトレジスタ動作を示している。こ
の１次のマトリクスＦを用いて入力データＤを省略した
場合のシフトレジスタＸの関数をｘｆ（ｉｊ）　　（時
刻１ｊにおけるシフトレジスタｘｒｉの値）で表わせば
、 となり、同様にｎ次のシフトレジスタＸの関数はｎ次の
変遷情報マトリクスＦｎを用いてのとおり表わされる。

２次以降の各変遷情報マトリクスは、その次数弁だけＦ
行列を乗算すればよいので、１次〜８次の変遷情報マト
リクスは次のとおり得られる。

（以下　余白） 従って、時刻１ｏ→ｔ８のシフトレジスタの内容の変遷
は次のとおり表わされる。

上記式かられかるように、この例では８次のシフトレジ
スタの内容は、１次の内容と同一である。

換言すれば、初期状態に戻っている。

次に、Ｆ−Ｆ　　から０１〜Ｇ８の各部分マトリクスを
算出すると、次のとおりである。

Ｆ　第１列 Ｆ７第１列 Ｆ６第１列 Ｆ５第１列 Ｆ４第１列 Ｆ２第１列 前述したように、部分マトリクスＧｉは（ｎ−１＋１）
次の変遷情報マトリクスＦ（ｎ−ｉ＋１＞の第１列に相
当する。例えば、部分マトリクスＧｉは８次の変遷情報
マトリクスＦ８の第１列である。

このようにして得られた部分マトリクスを重ね合わせて
、８次の入力データ変遷情報マトリクスＧを次のとおり
得ることができる。

この入力データ変遷情報マトリクスＧを用いて入力デー
タＤの変遷によるシフトレジスタの内容ＸＧ（ｉｊ）を
示せば、次の通りになる。

（以下　余白） よって、求める８次＜１０→ｔ８）の遷移マトリクスは
、次のとおり得られる。

上記式の右辺は、前述した従来の技術で得られた８次の
遷移式と同じである。

このようにして得られた８次の遷移マトリクスを回路化
することにより８並列のＣＲＣ並列演陣回路を構成する
ことができる。

第２図（Ａ＞は８並列ＣＲＣ並列演算回路のブロック図
、及び第２図（Ｂ）はその回路図である。

第２図（Ａ）において、３０は演算部、３１はレジスタ
部である。変遷情報マトリクスＦはレジスタ部に相当し
、入力データ変遷情報Ｇはシフトレジスタごとに演算部
に並列入力される入力データを示している。　　　　　
゛ 第２図（Ｂ）において、入力データＤ１とＤ７はモジュ
ロ２加算されて、シフトレジスタ×１の出力とモジュロ
２加算される。入力データＤ２とＤ８はモジュロ２加算
されて、シフトレジスタｘ２の出力とモジュロ２加算さ
れる。その他も同様に構成されている。

以上、本発明の一実施例を説明した。本発明は上記実施
例に限定されるものではなく、異なるＣＲＣ生成多項式
や異なる並列数を用いる場合であっても、同様に実施で
きる。

（発明の効果〕 以上説明したように、本発明によれば、シフトレジスタ
内の変遷と入力データの変遷とを区別して算出し、これ
らをモジュロ２加算することにより遷移マトリクスを生
成することとしたため、簡素化されたステップで＾速か
つ確実並列数に対応する行列式を生成することができる
。

【図面の簡単な説明】 第１図は本発明の方法を示すフローチャート、第２因は
ＣＲＣ並列演算回路の構成図、第３図は本発明で用いら
れる変遷情報マトリクス及び入力データ変遷情報マトリ
クスを説明するための図、 第４図は従来の方法を示すフローチャート、及び 第５図はＣＲＣ直列演算回路の回路図である。 図において、 ３０は演算部、 ３１はレジスタ である。 ４１図 （Ａ）　　　　　　　　　　　　　（Ｂ）マトリ２スＦ
久ダＧｎｖＡ図 第３図 （Ａ） ｌＩ２図

Claims (1)

1. 【特許請求の範囲】 シフトレジスタを具備し、ＣＲＣ演算をｎ（ｎは任意の
   整数）並列処理するＣＲＣ並列演算回路の行列式生成方
   法において、 ＣＲＣ生成多項式により一意に決められるシフトレジス
   タ内の変遷を示す変遷情報マトリクスＦをｎ次Ｆ＾ｎま
   で求める第１のステップと、ｎ次までの各変遷情報マト
   リクスを用いて、ｎ次の入力データＤの変遷を示す入力
   データ変遷情報マトリクスＧを求める第２のステップと
   、ｎ次の変遷情報マトリクスＦ＾ｎと入力データ変遷情
   報マトリクスＧとを用いて、時刻ｔ＿０のシフトレジス
   タマトリクス×（ｔ＿０）からｎ次の時刻ｔ＿ｎのシフ
   トレジスタマトリクス×（ｔ＿ｎ）をｘ（ｔ＿ｎ）＝Ｆ
   ＾ｎ・ｘ（ｔ＿０）■Ｇ・Ｄ（ただし、■は排他的論理
   和演算）で求める第３のステップ、とを有することを特
   徴とするＣＲＣ並列演算回路の行列式生成方法。