JPH01258137A - 故障容認計算機装置 - Google Patents

故障容認計算機装置

Info

Publication number
JPH01258137A
JPH01258137A JP63086659A JP8665988A JPH01258137A JP H01258137 A JPH01258137 A JP H01258137A JP 63086659 A JP63086659 A JP 63086659A JP 8665988 A JP8665988 A JP 8665988A JP H01258137 A JPH01258137 A JP H01258137A
Authority
JP
Japan
Prior art keywords
central processing
processing unit
processing units
match
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63086659A
Other languages
English (en)
Other versions
JP2654072B2 (ja
Inventor
Shinichiro Ichikawa
市川 信一郎
Atsushi Itsukaichi
五日市 敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
National Space Development Agency of Japan
Original Assignee
Toshiba Corp
National Space Development Agency of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, National Space Development Agency of Japan filed Critical Toshiba Corp
Priority to JP63086659A priority Critical patent/JP2654072B2/ja
Publication of JPH01258137A publication Critical patent/JPH01258137A/ja
Application granted granted Critical
Publication of JP2654072B2 publication Critical patent/JP2654072B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えば宇宙区間を航行する飛翔体(衛星)
において、姿勢制御システムに使用するのに適した故障
容認計算機装置に関する。
(従来例) 一般に各種システムの制御装置には、計算機が使用され
るが、特に高い信頼性を必要とすシステムでは、複数台
の中央処理装置を全く同じように動作させている。そし
て通常は主系の中央処理装置でシステム制御を行ない、
副系の中央処理装置は主系の中央処理装置の演算結果を
監視するという手法がとられる。監視の結果、主系の中
央処理装置に異常が発生した場合は、主系の中央処理装
置の電源を切りつまりシステムダウンさせ、副系の中央
処理装置が代わってシステム制御を行なうように切替わ
る。
(発明が解決しようとする問題点) 上記のように主系と、副系の中央処理装置を備えたシス
テムでは、主系の中央処理装置に異常が生じるとこれに
対して人間が判断を加え、修理、点検を行なう。しかし
このような手法は、一般に地上のシステムにおいて可能
であり、衛星の様に宇宙空間にあるものに対しては適用
不可能である。
さらに、特に宇宙空間においては中央処理装置の演算誤
りは、どのような原因で生じるのか不明である場合もあ
る。
また、主系の中央処理装置と副系の中央処理装置とを並
列運転させて、主系の中央処理装置の演算結果が副系の
中央処理装置の演算結果と一致しないからといって、必
ずしも主系の中央処理装置に異常が発生しているとは限
らず、副系の中央処理装置に異常が発生していることも
考えられる。
このような場合の判断エラーを防止するために、従来は
、3台以上の中央処理装置を並列運転し、同一内容の演
算を行なわせその演算結果を比較して、多数決により正
しいと思われる中央処理装置を決定する方法がある。
しかしながら、3台以上もの中央処理装置を同時に運転
して多数決をとる方法は、特に1ネi星などの様に電源
の節約を要求される装置において好ましくない。
そこでこの発明は、複数の中央処理装置の中から異常が
生じた中央処理装置を検出するのに、低消費電力で運転
しながら検出することができる故障容認計算機装置を提
供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) この発明は、複数の中央処理装置を並列運転し、演算動
作の信頼性を高めるために互いの同一内容の演算結果を
相互に確認しあって一致する場合に次の演算処理を行な
う計算機装置において、第1、第2の中央処理装置の同
一内容の演算結果が一致するか否かを判定し、不一致で
ある場合に前記第2の中央処理装置の電源をオフして第
3の中央処理装置の電源をオンする手段と、前記第3の
中央処理装置と前記第1の中央処理装置の同一内容の演
算結果が一致するか否かを判定し、一致した場合には前
記第1の中央処理装置が正常であるものと判定して前記
第3の中央処理装置とともに並列運転する手段と、前記
第3の中央処理装置と前記第1の中央処理装置の同一内
容の演算結果が不一致の場合には、前記第1の中央処理
装置の電源をオフして第2の中央処理装置の電源をオン
し、この第3の中央処理装置と前記第2の中央処理装置
を並列運転する手段とを具備するものである。
(作用) 上記の手段により、運転される中央処理装置の台数は常
に2台であり、最低必要な中央処理装置の消費電力で異
常のある中央処理装置を判定することができる。
(実施例) 以下この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例を示すもので、例えば衛星
の姿勢制御装置に使用される。この例は3台の中央処理
装置A、B、Cのうち2台を並列運転させる例である。
中央処理装置A、B、Cは、共通のバス101を介して
接続され、又共通のランダムアクセスメモリ(RAM)
102、リードオンリーメモリ (ROM)103にも
接続される。さらに104は出力装置であり、被制御対
象となるアクチュエータホイール、ガスジェットスラス
ク等に対する制御信号を出力する装置であり、また入力
装置105は、外部情報(センサ出力等)を取込むため
の入力装置である。
上記中央処理装置ASB、Cは、例えば姿勢制御データ
を得るために、姿勢センサからの姿勢情報を受けて、姿
勢誤差を計算することができる。
ここで、通常は2台の中央処理装置、例えばAとBが並
列運転され、同じ様な演算処理を行なう様に設定されて
いる。両者の演算結果のうち、通常は主系のものが決め
られており、主系からの演算結果が使用される。
本システムでは、並列運転される中央処理装置が相互に
機能点検行なう場合、両者の間に不一致が生じたときの
対策システムに特徴を有する。
相互監視を行なう場合には、相互監視用のスタートパル
スSPIが選択回路106に供給される。
このスタートパルスSPIは、外部の定期タイマから発
生されるもので、姿勢側°御の演算サイクルの間隙に発
生する。例えば、今、機能点検の為に中央処理装置A、
Bが選択されたとすると、この中央処理装置A、Bは相
互の点検プログラムをスタートさせ、例えば内部クロッ
クのタイミングで点検プログラムの進行が図られる。こ
の点検作業は終了パルスSP2が定期タイマから与えら
れるまで行われる。また選択回路106は、各中央処理
装置A、Bが均等に機能点検を得られるように、順次選
択動作を得る。
今、中央処理装置A、Bが動作しているものとして第2
図を参照して説明する。姿勢制御データの算出はステッ
プS11.S21で同様に行われる。。
そして、ステップS12、S22では、相互に監視し合
うためのチエツクデータの作成が行われる。そして例え
ば次のステップS13、S23ではチエツクスタートパ
ルスが与えられ、互いの演算結果つまりチエツクデータ
の交換が行われ、そしてステップS14、S24では、
自己のデータと相手から貰ったデータとが一致するかど
うかの判断が行われる。
ここで、互いの中央処理装置のデータが一致すれば″、
次−の処理つまり具体的な姿勢制御動作のステップに進
む。しかし、不一致の結果が得られると、双方の中央処
理装置A、Bは、再試行つまりロールパックする。この
ロールパックが有ると、計算した姿勢制御データを制御
部に送らずに、例えばステップSll、S21まで戻り
再度、姿勢制御データの算出を行なう。そして再度同じ
経過を通り、相互の監視を行なう。
上記のロールパック手段は、偶発的な誤りによって誤診
断が行われるのを防止することができる。
特に、宇宙空間のような特殊な雰囲気の中では、例えば
一方の処理装置に放射線が当り、データの一部が0から
1、または1から0に変わることが想定できる。このよ
うな単発的、偶発的なエラーは、処理装置自体の永久的
な故障とは異なり、再度計算をやりなおせば不一致が生
じることはない。
さらにこの発明では、できるだけシステムの小形、軽量
化が得られるように図られている。つまり相互のデータ
交信が、相互に接続された割込みラインを含めて交信出
来るように構成されている。
例えば、中央処理装置ASBを代表して説明すると以下
の通りである。
今、中央処理装置Aが中央処理装置Bの機能(例えば計
算結果)をチエツクするものとすると、この中央処理装
置Aは、自己の計算結果を中央処理装置Bにバス101
を介して伝送する。中央処理装置Bは、送られてきた計
算結果と、自己の計算結果とを比較し、一致していれば
割込みラインaをエネーブルにする。このエネーブル状
態を判定するより、中央処理装置Aは計算結果が正常で
あったことを認識する。しかし、一定期間以内に、割込
みラインaがエネーブル状態にならなかった場合は、上
記したロールパック手段が動作することになる。中央処
理装置B側においても同様な処理が行われる。なおこの
ように、割込みラインを利用したデータ交信は他の中央
処理装置の間でも同様である。
上記の説明は、計算結果が一致するかどうかをチエツク
する機能を代表して説明しているが、相互監視項目はさ
らに多数揚げられる。例えば、電源電圧データのチエツ
ク、受信レベルデータのチエツクなどである。この様に
相互のデータをチエツクする場合、相互間に接続された
割込みラインをデータ通信の一部ラインとして利用する
ことにより、相互監視のための別のパスラインや入出力
ポートを装備する必要はない。これは、特に衛星などの
ように、小形、軽量の部品を要求する制御システムとし
て有利である。
さらにこの計算機装置は、中央処理装置間の演算結果が
不一致であった場合、どちらの装置がエラーを生じてい
るのかを判定し、正常な2台の装置を決めるための再構
成回路107が、バス101に接続されている。この再
構成回路107は、システムの消費電力を最低に押さえ
るために、演算結果の多数決を時間をずらしながら裁決
するように図られている。以下第2図も併用しながら説
明する。
今中央処理装置A、Bが運転されており、双方の機能監
視の結果、数回のロールパックが行われたとすると、こ
のことは、例えばステップS41で検出される。そして
ステップS42に移り、中央処理装置Bの電源をオフし
、次にステップS43で中央処理装置Cの電源をオンす
る。この様な経過をとることにより、3台の中央処理装
置が同時に電源を使用することはない。次のステップS
44では、中央処理装置A、Cを並列運転させ、相互の
機能点検を行なわせる。この点検プログラムは先に中央
処理装置AとBが行なったのと同様なルーチンであり、
ステップ5ll−S14、ステップS31〜S34のル
ーチンが利用される。
上記の機能点検の結果、中央処理装置ASC間で演算結
果の一致が得られると、中央処理装置Bに異常が有った
ものと判定し、ステップS46に移行し、中央処理装置
AとCの並列運転が継続される。しかしステップS45
で、互いの演算結果が不一致であると、ステップS47
で中央処理装置Aの電源がオフされ、ステップ54gで
中央処理装置Bのni源がオンされる。そして今度は中
央処理装置Bと0間で相互の機能点検が行われる。そし
てステップS50において中央処理装置B、Cの演算結
果が互いに一致すれば、中央処理装置Aに異常が発生し
ているものと判定し、以後は、中央処理装置B、Cの並
列運転状態に移る。ステップS50において中央処理装
置B、Cの演算結果が不一致であれば、例えば警告信号
が発生される。
従って上記の再構成回路107は、3台の中央処理装置
の演算結果の多数決を取っているのであるが、3台の装
置を同時に運転することなく、同時運転を常に2台に制
限し、電源の使用ピーク値を押さえ電力消費を低減して
いる。
[発明の効果] 以上説明したようにこの発明は、複数の中央処理装置の
中から異常が生じた中央処理装置を検出するのに、低消
費電力で運転しながら検出することができる故障容認計
算機装置を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す構成説明図、第2図
は第1図の装置の動作説明の為に示したフローチャート
である。 A、B、C・・・中央処理装置、101・・・データバ
ス、102・・・RAM、103・・・ROM、104
・・・出力装置、105・・・入力装置、106・・・
選択回路、107・・・再構成回路。 出願人代理人 弁理士 鈴江武彦 第 1 呵

Claims (1)

    【特許請求の範囲】
  1. 複数の中央処理装置を並列運転し、演算動作の信頼性を
    高めるために互いの同一内容の演算結果を相互に確認し
    あって一致する場合に次の演算処理を行なう計算機装置
    において、第1、第2の中央処理装置の同一内容の演算
    結果が一致するか否かを判定し、不一致である場合に前
    記第2の中央処理装置の電源をオフして第3の中央処理
    装置の電源をオンする手段と、前記第3の中央処理装置
    と前記第1の中央処理装置の同一内容の演算結果が一致
    するか否かを判定し、一致した場合には前記第1の中央
    処理装置が正常であるものと判定して前記第3の中央処
    理装置とともに並列運転する手段と、前記第3の中央処
    理装置と前記第1の中央処理装置の同一内容の演算結果
    が不一致の場合には、前記第1の中央処理装置の電源を
    オフして第2の中央処理装置の電源をオンし、この第3
    の中央処理装置と前記第2の中央処理装置を並列運転す
    る手段とを具備したことを特徴とする故障容認計算機装
    置。
JP63086659A 1988-04-08 1988-04-08 故障容認計算機装置 Expired - Lifetime JP2654072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63086659A JP2654072B2 (ja) 1988-04-08 1988-04-08 故障容認計算機装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63086659A JP2654072B2 (ja) 1988-04-08 1988-04-08 故障容認計算機装置

Publications (2)

Publication Number Publication Date
JPH01258137A true JPH01258137A (ja) 1989-10-16
JP2654072B2 JP2654072B2 (ja) 1997-09-17

Family

ID=13893161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63086659A Expired - Lifetime JP2654072B2 (ja) 1988-04-08 1988-04-08 故障容認計算機装置

Country Status (1)

Country Link
JP (1) JP2654072B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067251A (ja) * 2016-10-21 2018-04-26 株式会社デンソー 電子制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123056A (ja) * 1982-12-28 1984-07-16 Toshiba Corp 冗長機能自動切替システム
JPS60229145A (ja) * 1984-04-27 1985-11-14 Nippon Telegr & Teleph Corp <Ntt> 予備ユニツト自動切替装置
JPS6155699A (ja) * 1984-08-27 1986-03-20 富士通株式会社 呼気段落境界設定方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59123056A (ja) * 1982-12-28 1984-07-16 Toshiba Corp 冗長機能自動切替システム
JPS60229145A (ja) * 1984-04-27 1985-11-14 Nippon Telegr & Teleph Corp <Ntt> 予備ユニツト自動切替装置
JPS6155699A (ja) * 1984-08-27 1986-03-20 富士通株式会社 呼気段落境界設定方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067251A (ja) * 2016-10-21 2018-04-26 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
JP2654072B2 (ja) 1997-09-17

Similar Documents

Publication Publication Date Title
US3517171A (en) Self-testing and repairing computer
US7047440B1 (en) Dual/triple redundant computer system
US4634110A (en) Fault detection and redundancy management system
US4665522A (en) Multi-channel redundant processing systems
US6367031B1 (en) Critical control adaption of integrated modular architecture
US6334194B1 (en) Fault tolerant computer employing double-redundant structure
JPH0683661A (ja) コンピュータ・システムおよびプロトコル方法
EP0743600A2 (en) Method and apparatus for obtaining high integrity and availability in a multi-channel system
US5115511A (en) Arrangement for loading the parameters into active modules in a computer system
KR100279204B1 (ko) 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치
JPH01258137A (ja) 故障容認計算機装置
JP2002287997A (ja) 多重系処理方法
JPH06242979A (ja) 二重化コンピュータ装置
JP3529994B2 (ja) 照合回路
JP4399792B2 (ja) 二重化プロセッサシステム
JPS6139138A (ja) 多重化システム
JPS5911455A (ja) 中央演算処理装置の冗長システム
Roques et al. Fault-tolerant computer for the automated transfer vehicle
JP2731594B2 (ja) パリティエラー検出監視システム
JP3511033B2 (ja) 故障容認計算機装置
JPS5947605A (ja) バツク・アツプ制御装置
JPH04167046A (ja) 記憶装置の動作監視装置
JPS58217059A (ja) 複合計算機システム
Fischler et al. A fault tolerant multiprocessor architecture for real-time control applications
JPS62190536A (ja) 冗長構成制御方式

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term