JPH01254883A - レーダ装置 - Google Patents
レーダ装置Info
- Publication number
- JPH01254883A JPH01254883A JP8378288A JP8378288A JPH01254883A JP H01254883 A JPH01254883 A JP H01254883A JP 8378288 A JP8378288 A JP 8378288A JP 8378288 A JP8378288 A JP 8378288A JP H01254883 A JPH01254883 A JP H01254883A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- data
- buffer memory
- angle
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 230000009466 transformation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はオフセンタ表示な可能としたレーダ装置に関
する。
する。
「従来の技術」
第６図に従来のレーダ装置を示す。入力端子１１からの
レーダ信号はＡＤ変換器１２へ供給されてデジタル信号
に変換される。そのデジタル信号はバッファメモリ１３
に書込まれ、バッファメモリ１３のデジタル信号はメイ
ンメモリ１４へ転送される。一方基準クロック発生器１
５からの基準クロックが分周器１６で分周され、各種の
探知レンジに対応した周波数のクロックが作られる。こ
れらクロックの一つがクロックセレクタ１７で設定した
レンジコードに応じて選択され、その選択されたクロッ
クによりＡＤＫ換器１２のサンプリングが行われる。ま
た選択されたクロックはサンプル／転送制御部１８へ供
給され、その出力でバッツァメモリアドレスカウンタ１
９が制御されて、ＡＤ変換器１２の出力のバッファメモ
リ１３への書込みの制御と、バッファメモリ１３からメ
インメモリ１４への転送制御とが行われる。サンプル／
転送制御部１８の出力はＸ−Ｙ変換回路２１へも入力さ
れ、レーダ信号の極座標が直交座標に変換されてメイン
メモリアドレスカウンタ２２からメインメモリ１４に対
する転送アドレスが発生される。Ｘ−Ｙ変、換回路２】
には角度カウンタ２３からレーダの探知方位を示すデー
タが入力される。
レーダ信号はＡＤ変換器１２へ供給されてデジタル信号
に変換される。そのデジタル信号はバッファメモリ１３
に書込まれ、バッファメモリ１３のデジタル信号はメイ
ンメモリ１４へ転送される。一方基準クロック発生器１
５からの基準クロックが分周器１６で分周され、各種の
探知レンジに対応した周波数のクロックが作られる。こ
れらクロックの一つがクロックセレクタ１７で設定した
レンジコードに応じて選択され、その選択されたクロッ
クによりＡＤＫ換器１２のサンプリングが行われる。ま
た選択されたクロックはサンプル／転送制御部１８へ供
給され、その出力でバッツァメモリアドレスカウンタ１
９が制御されて、ＡＤ変換器１２の出力のバッファメモ
リ１３への書込みの制御と、バッファメモリ１３からメ
インメモリ１４への転送制御とが行われる。サンプル／
転送制御部１８の出力はＸ−Ｙ変換回路２１へも入力さ
れ、レーダ信号の極座標が直交座標に変換されてメイン
メモリアドレスカウンタ２２からメインメモリ１４に対
する転送アドレスが発生される。Ｘ−Ｙ変、換回路２】
には角度カウンタ２３からレーダの探知方位を示すデー
タが入力される。
バッファメモリ１３に書込まれたデジタル信号は転送区
間である決められたビット数、例えば２５６ビツトがメ
インメモリ１４へ転送される。
間である決められたビット数、例えば２５６ビツトがメ
インメモリ１４へ転送される。
この時の転送ビット数は角度データに関係なく３６００
何れの角度においても２５６ビツトである。
何れの角度においても２５６ビツトである。
レーダ中心を表示画面の中心からずらして表示する場合
は、例えば１．５倍オフセンタする時は２５６ビツ）
Ｘ １．５に転送ビット数を増加していた。つまり第７
図（＝示すように表示画面に対応した記憶領域２４（二
対し、その周辺に０．５倍分の余分の記ｔ、１頭域２５
を設け、オフセンタ表示する場合は、中心アドレスをず
らして、例えば第８図に示すように上部の記ｔａを読出
して表示している。このため１．５倍オフセンタすると
、通常の表示に必要とするメモリ容量の４倍のメモリ容
量を必要とする。
は、例えば１．５倍オフセンタする時は２５６ビツ）
Ｘ １．５に転送ビット数を増加していた。つまり第７
図（＝示すように表示画面に対応した記憶領域２４（二
対し、その周辺に０．５倍分の余分の記ｔ、１頭域２５
を設け、オフセンタ表示する場合は、中心アドレスをず
らして、例えば第８図に示すように上部の記ｔａを読出
して表示している。このため１．５倍オフセンタすると
、通常の表示に必要とするメモリ容量の４倍のメモリ容
量を必要とする。
この発明の目的はメインメモリの容量を増加することな
くオフセンタ表示な可能としたレーダ装置を提供するこ
とにある。
くオフセンタ表示な可能としたレーダ装置を提供するこ
とにある。
「課題を解決するための手段」
この発明によれば転送量制御部が設けられ、表示中心に
対するオフセクト位置データと、探知方位データとに応
じてバッファメモリからメインメモリへ転送されるデー
タ量が各角度ごとに制御される。
対するオフセクト位置データと、探知方位データとに応
じてバッファメモリからメインメモリへ転送されるデー
タ量が各角度ごとに制御される。
「実施例」
第１図はこの発明の実施例を示し、第６図と対し石する
部分には同一符号を付けである。この発明（＝おいては
転送量制御部３１が設けられろ。転送量制御部３１（−
はオフセットデータと角度カウンタ２３からの方位デー
タとが入力され、これらデータに応じて各角度ごとにバ
ッファメモリ１３からメインメモリ１４へ転送されるデ
ータ凍が制御される。
部分には同一符号を付けである。この発明（＝おいては
転送量制御部３１が設けられろ。転送量制御部３１（−
はオフセットデータと角度カウンタ２３からの方位デー
タとが入力され、これらデータに応じて各角度ごとにバ
ッファメモリ１３からメインメモリ１４へ転送されるデ
ータ凍が制御される。
つまり例えば第２図：二示すようなオフセンタ表示にお
いて、そのレーダ中心３２から表示外周３３（二至る各
角度ごとの長さ１１ ＋ Ｊ２９ ’３・・・・・・に
Ｌδじた量だけ転送するようにする。つまり第３図に示
すよう（二表示中心３４に対するレーダ中心３２までの
オフセット量をΔａ、表示中心３４から表示外周３３ま
での半径なｒ、方位角度なθとすると、転送量Ｘは により求める。なおＸ−Ｙ変換回路２１においてもオフ
セット量に応じて座標をずらす。このよう（＝シてメイ
ンメモリ１４としてはその表示に必要とする最小の容量
があればよいことになる。
いて、そのレーダ中心３２から表示外周３３（二至る各
角度ごとの長さ１１ ＋ Ｊ２９ ’３・・・・・・に
Ｌδじた量だけ転送するようにする。つまり第３図に示
すよう（二表示中心３４に対するレーダ中心３２までの
オフセット量をΔａ、表示中心３４から表示外周３３ま
での半径なｒ、方位角度なθとすると、転送量Ｘは により求める。なおＸ−Ｙ変換回路２１においてもオフ
セット量に応じて座標をずらす。このよう（＝シてメイ
ンメモリ１４としてはその表示に必要とする最小の容量
があればよいことになる。
なお第４図に示すように方形表示画面に一杯に表示を行
う場合は第５図に示すようにオフセット位ｉ＆ Ｘ ＋
Ｙに応じて、領域■ではｘ、 ＝ Ｙ ／ ａｓ ａ
ｌ。
う場合は第５図に示すようにオフセット位ｉ＆ Ｘ ＋
Ｙに応じて、領域■ではｘ、 ＝ Ｙ ／ ａｓ ａ
ｌ。
領域■ではＸ ２＝ Ｘ ／ ａｐｔ ｔ）□にそれぞ
れ転送量を設定すればよい。
れ転送量を設定すればよい。
［発明の効果」
以上述べたようにこの発明によればメインメモリ１４の
容量は１表示に必要な最低の容；のみでもオフセット表
示を行うことができる。
容量は１表示に必要な最低の容；のみでもオフセット表
示を行うことができる。
１１、 （８）面の簡単な説明
第１図はこの発明によるレーダ装置の一例な示すブロッ
ク図、第２図は各角度ごとの転送量を示す図、第３図は
各角度ごとの転送量の求め方を示す図、第４図は表示面
−杯（＝表示する場合の各角度ごとの転送量を示す図、
第５図は第４図の場合の転送量の求め方を示す図、第６
図は従来のレーダ装置を示すブロック図、第７図は従来
のレーダ装置のメインメモリの記憶を示す図、第８図は
従来のレーダ装置のメインメモリ中のオフセット表示の
領域を示す図である。
ク図、第２図は各角度ごとの転送量を示す図、第３図は
各角度ごとの転送量の求め方を示す図、第４図は表示面
−杯（＝表示する場合の各角度ごとの転送量を示す図、
第５図は第４図の場合の転送量の求め方を示す図、第６
図は従来のレーダ装置を示すブロック図、第７図は従来
のレーダ装置のメインメモリの記憶を示す図、第８図は
従来のレーダ装置のメインメモリ中のオフセット表示の
領域を示す図である。
特許出願人 株式会社光電製作所
代 理 人 蝮 野 卓士 １
図 １Ｌ 士３図 第５又
図 １Ｌ 士３図 第５又
Claims (1)
- （１）レーダ信号をＡＤ変換器でデジタル信号に変換し
、そのデジタル信号をバッファメモリに書込み、そのバ
ッファメモリのデジタル信号を極座標直交座標変換して
メインメモリに書込むレーダ装置において、 表示中心に対するオフセット位置データと、探知方位デ
ータとを入力して、これに応じて上記バッファメモリか
ら上記メインメモリへの転送データ量を各角度ごとに制
御する転送量制御部を設けたことを特徴とするレーダ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083782A JP2610473B2 (ja) | 1988-04-04 | 1988-04-04 | レーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083782A JP2610473B2 (ja) | 1988-04-04 | 1988-04-04 | レーダ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01254883A true JPH01254883A (ja) | 1989-10-11 |
| JP2610473B2 JP2610473B2 (ja) | 1997-05-14 |
Family
ID=13812198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083782A Expired - Fee Related JP2610473B2 (ja) | 1988-04-04 | 1988-04-04 | レーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610473B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03293578A (ja) * | 1990-04-11 | 1991-12-25 | Oki Electric Ind Co Ltd | 監視対象とする船舶を中心に表示する指示器 |
| WO1992001237A1 (en) * | 1990-07-11 | 1992-01-23 | Furuno Electric Company, Limited | Sonar for detection in horizontal direction |
| JPH04161884A (ja) * | 1990-10-25 | 1992-06-05 | Nec Corp | 対着陸点位置表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195263A (ja) * | 1984-10-16 | 1986-05-14 | Anritsu Corp | 表示装置 |
| JPS61120983A (ja) * | 1984-11-19 | 1986-06-09 | Oki Electric Ind Co Ltd | デイジタル走査変換装置 |
-
1988
- 1988-04-04 JP JP63083782A patent/JP2610473B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195263A (ja) * | 1984-10-16 | 1986-05-14 | Anritsu Corp | 表示装置 |
| JPS61120983A (ja) * | 1984-11-19 | 1986-06-09 | Oki Electric Ind Co Ltd | デイジタル走査変換装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03293578A (ja) * | 1990-04-11 | 1991-12-25 | Oki Electric Ind Co Ltd | 監視対象とする船舶を中心に表示する指示器 |
| WO1992001237A1 (en) * | 1990-07-11 | 1992-01-23 | Furuno Electric Company, Limited | Sonar for detection in horizontal direction |
| GB2251944A (en) * | 1990-07-11 | 1992-07-22 | Furuno Electric Co | Sonar for detection in horizontal direction |
| GB2251944B (en) * | 1990-07-11 | 1994-11-23 | Furuno Electric Co | Sonar for detection in horizontal direction |
| JPH04161884A (ja) * | 1990-10-25 | 1992-06-05 | Nec Corp | 対着陸点位置表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2610473B2 (ja) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0164880A2 (en) | A circuit for modifying data in a display memory | |
| US5058041A (en) | Semaphore controlled video chip loading in a computer video graphics system | |
| JPS61231595A (ja) | ラスタスキヤン方式における極座標表示装置 | |
| JPH01254883A (ja) | レーダ装置 | |
| JPS57203127A (en) | Selecting device of graphic data | |
| US5559532A (en) | Method and apparatus for parallel pixel hardware cursor | |
| US4727288A (en) | Digital wave observation apparatus | |
| US4703230A (en) | Raster operation circuit | |
| JPS63304314A (ja) | 集積回路装置 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPH01318968A (ja) | Ｘ−ｙ表示装置 | |
| SU1714584A1 (ru) | Устройство дл отображени графической информации | |
| JPS61145591A (ja) | 情報処理装置のカ−ソル位置指示方式 | |
| JPH032942Y2 (ja) | ||
| JPH04366770A (ja) | 波形解析装置 | |
| SU1525723A2 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| SU1624534A1 (ru) | Буферное запоминающее устройство | |
| SU1300543A2 (ru) | Устройство дл вывода графической информации | |
| JPH0752621Y2 (ja) | 波形表示装置 | |
| JPS5927370A (ja) | グラフ作成回路 | |
| JPS6040033B2 (ja) | 陰極線管表示装置 | |
| JPS61140992A (ja) | 表示制御方式 | |
| Gardiner et al. | The LASL Tandem Accelerator Facility Data System | |
| JPS62240994A (ja) | 表示制御装置 | |
| JPS6183593A (ja) | Ｌｃｄにおける表示修飾制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |