JPH01251242A - 出力データ記録装置及び入力データ記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、中央処理装置の指令により入出力ポートを通
して入出力するデータを記録する出力データ記録装置及
び入力データ記録装置に関する。

（従来の技術） 中央処理装置（以下、ＣＰＵと指称する）の指令により
出力ポートを通してデータを外部の例えば制御装置に送
出する場合、又は外部から出力ポートを通してデータを
入力する際、これら出力されたデータを記録することが
行なわれている。

このデータ記録は、例えばデータを外部へ送出する場合
であればこのデータ送出後に確認する等の目的で行なわ
れる。このようにデータを記録する場合、ＣＰＵは、例
えばデータを送出する場合であればデータを出力ポート
へ渡すとともにこのデータをＲＡＭ　（ランダム・アク
セス・メモリ）のアドレスを指定して記憶させる処理を
実行して′いる。従って、ＣＰＵはデータの送出ととも
にＲＡＭのアドレス指定及びそのデータの書込み、さら
にＲＡＭにおけるアドレス空間のオーバフローを常に監
視しなければならない。以上のことはデータを入力ポー
トから入力する場合も同様である。

（発明が解決しようとする課題） 以上のように入出力ポートを通してデータを入出力する
場合、ＣＰＵの負担が大きくなっている。

そこで本発明は、入出力ポートを通してデータを入出力
する場合、ＣＰＵに負担を掛けずに高速にデータの記録
ができる出力データ記録装置及び入力データ記録装置を
提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、中央処理装置から出力ポートを通して外部装
置に出力する出力データを必要時に中央処理装置が読み
出し可能なようにメモリに記録する出力データ記録装置
において、中央処理装置から発せられたライト信号を受
けてカウント動作しかつ中央処理装置から発せられたリ
ード信号に、よりクリア動作するカウンタと、ライト信
号をゲート信号として受けてカウンタのカウント値をメ
モリのアドレス信号としてメモリに与えるアドレス指定
回路とを備えて上記目的を達成しようとする出力データ
記録装置である。

又、本発明は、上記手段におけるカウンタを中央処理装
置から発せられたライト信号を受けてカウント動作しか
つカウントのオーバフロー信号によりクリア動作する機
能として上記目的を達成しようとする出力データ記録装
置である。

さらに本発明は、外部装置から入力ポートを通して中央
処理装置に入力する入力データを必要時に中央処理装置
が読み出し可能なようにメモリに記録する入力データ記
録装置において、入力ポートを通して入力されたリード
信号を受けてカウント動作しかつ中央処理装置から発せ
られたリード信号によりクリア動作するカウンタと、リ
ード信号をゲート信号として受けてカウンタのカウント
値をメモリのアドレス信号としてメモリに与えるアドレ
ス指定回路とを備えて上記目的を達成しようとする入力
データ記録装置である。

又、本発明は、この手段におけるカウンタを中央処理装
置から発せられたライト信号を受けてカウント動作しか
つカウントのオーバフロー信号によりクリア動作する機
能として上記目的を達成しようとする入力データ記録装
置である。

（作用） このような手段を備えたことにより、中央処理装置から
ライト信号が発せられるとカウンタはこのライト信号を
受けてカウント動作し、これとともにアドレス指定回路
はライト信号をゲート信号として受けてカウンタのカウ
ント値をメモリのアドレス信号としてメモリに与える。

そして、中央処理装置からリード信号が発せられるとカ
ウンタはクリアされる。

なお、上記カウンタはオーバフローでクリアするものを
使用してもよい。

又、上記手段を備えたことにより、入力ポートからリー
ド信号が入力するとカウンタはこのリード信号を受けて
カウント動作し、これとともにアドレス指定回路はリー
ド信号をゲート信号として受けてカウンタのカウント値
をメモリのアドレス信号としてメモリに与える。そして
、中央処理装置からリード信号が発せられるとカウンタ
はクリアされる。

なお、上記カウンタはオーバフローでクリアするものを
使用してもよい。

（実施例） 以下、本発明の第１実施例について第１図に示す出力デ
ータ記録装置の構成図を参照して説明する。同図におい
て１はＣＰＵであり、２はＲＡＭ、３は出力ポートであ
る。ＣＰＵＩとＲＡＭ２との間はチップセレクトライン
４．データバス５．ライト制御ライン６及びリード制御
ライン７によって接続されている。一方、ＣＰＵ１と出
力ポート３との間はデータバス５とライト制御ライン６
とによって接続されている。

さて、ライト制御ライン６とリード制御ライン７との間
にはカウンタ８が接続されており、このカウンタ８のク
ロック入力端子ＣＬＫにライト制御ライン６が接続され
、又クリア端子ＣＬＲにリード制御信号が接続されてい
る。

又、９はアドレス指定回路であって、これはライト信号
をゲート信号としてカウンタ８のカウント値をＲＡＭ２
のアドレス信号としてＲＡＭ２に与える機能を持ったも
のである。具体的な構成は、ライト制御ライン６及びカ
ウンタ８の出力端が各入力端子に接続されたＡＮＤゲー
ト１０と、リード制御ライン６及びＣＰＵＩと接続され
たデータバス１１が各入力端子に接続されたＡＮＤゲー
ト１２とを有し、これらＡＮＤゲート１０．１２の各出
力端子がＯＲゲート１３の各入力端子に接続されたもの
となっている。そして、このＯＲゲート１３の出力端子
がＲＡＭ２のアドレス端子（ＡＤＤＲＥ　Ｓ　Ｓ）に接
続されている。

かかる構成であれば、データを出力ポート３を通して外
部へ送出する場合、ＣＰＵＩはＲＡＭ２を選択するチッ
プセレクト信号を送出するとともにライト信号を送出す
る。これにより、ライト信号は出力ポート３に送られる
とともにカウンタ８のクロック入力端子ＣＬＫ、ＡＮＤ
’７’−ト１０及びＲＡＭ２のライト入力端子ＷＲに送
られる。ここで、カウンタ８はライト信号を受けてアッ
プカウント動作してそのカウント値をＡＮＤゲート１０
に送出する。しかして、このカウント値はＡＮＤゲート
１０及びＯＲゲート１３を通ってＲＡＭ２のアドレス端
子にアドレス信号として送られる。かくして、ＲＡＭ２
におけるデータのアドレス指定が行なわれる。この状態
にＣＰＵＩがデータを送出すると、このデータは出力ポ
ート３を通って外部へ送出されるとともにＲＡＭ２に送
られ、このＲＡＭ２におけるアドレス指定されたエリア
に記憶される。そして、再びＣＰＵＩがデータを送出す
ると、このときのライト信号がカウンタ８のクロック入
力端子ＣＬＫに入力されてカウンタ８はさらにカウント
アツプする。しかして、アドレス指定回路９からは前回
のデータ送出時のアドレスをインクリメントしたアドレ
ス信号がＲＡＭ２に与えられる。よって、このアドレス
信号で指定されたアドレスエリアにデータが記憶される
。

一方、ＲＡＭ２に記憶されたデータは次のようにして読
み出される。すなわち、ｎ回目に送出したデータを読み
出す場合、ＣＰＵＩはリード信号を発するとともにｎに
ＲＡＭ２の先頭アドレスを加えたアドレス信号を発する
。これら信号の送出によりＡＮＤゲートは開いてアドレ
ス信号がこのＡＮＤゲート１２及びＯＲゲート１３を通
ってＲＡＭ２のアドレス端子に与えられる。しかして、
このアドレス信号によって指定されたアドレスエリアに
記憶されているデータが読み出される。

二のように上記第１実施例においては、ＣＰＵＩからラ
イト信号が発せられるとカウンタ８はカウント動作し、
これとともにアドレス指定回路９はライト信号をゲート
信号として受けてカウンタのカウント値をＲＡＭ２のア
ドレス信号としてメモリに与える構成としたので、デー
タを出力ポート３を通して外部へ送出する際にＣＰＵＩ
は同等記録処理を実行することなしにデータをＲＡＭ２
に記憶できる。そして、そのデータの読み出しもデータ
を送出した順番を認識していれば容易に読み出すことが
できる。従って、データを送出する際のＣＰＵＩの負担
が非常に軽減できる。

又、ＲＡＭ２に記憶したデータを一度読み出すとカウン
タ８がクリアされた再び先頭アドレスからデータが書き
込まれるが、ＲＡＭ２に記憶されたデータは一度読み出
せばこのデータの確認等ができるので、先頭アドレスか
ら書き込まれることによりＲＡＭ２のオーバフローを監
視しなくてもよい。

なお、上記装置においてカウンタは自身のオーバフロー
信号によってカウント値をクリアする構成としてもよい
。第２図はかかるカウンタ１４を使用した入出力データ
記録装置の構成図である。

このように構成することにより複数回のデータ送出によ
りライト信号がカウンタ１４のクロック入力端子ＣＬに
入力してこのカウンタ１４がオーバフローすると、自身
のオーバフロー信号によってそのカウント値がクリアさ
れる。しかして、カウンタ１４のカウント値とＲＡＭ２
のアドレスとを対応させておけば、ＲＡＭ２のアドレス
空間が無くなると再び先頭アドレスからデータを記憶で
きる。従って、有効にＲＡＭ２のアドレス空間を使用で
きる。

次に本発明の第２実施例について第３図の構成図を参照
して説明する。なお、第１図と同一部分には同一符号を
付してその詳しい説明は省略する。

同図において１５は人力ポートであって、この入力ポー
ト１５とＣＰＵＩとの間はデータバス５及び外部からの
リード信号を通す第２リード制御ライン］６とで接続さ
れている。なお、ＣＰＵ１から発せられるリード信号を
通す前記リード制御ライン７を第１リード制御ライン７
と指称する。

このような構成であれば、外部から入力ポート１５を通
して人力されたデータを記録する場合、人力ポート１５
から人力されたリード信号はカウンタ８のクロック入力
端子ＣＬＫに送られるとともにＡＮＤゲート１０及びＲ
ＡＭ２のライト入力端子ＷＲに送られる。ここで、カウ
ンタ８はリード信号を受けてアップカウント動作してそ
のカウント値をＡＮＤゲート１０に送出する。しかして
、このカウント値はＡＮＤゲート１０及びＯＲゲート１
３を通ってＲＡＭ２のアドレス端子にアドレス信号とし
て送られる。かくして、ＲＡＭ２におけるデータのアド
レス指定が行なわれる。そして、入力ポート１５を通っ
て入力されたデータはデータバス５を通ってＲＡＭ２に
送られ、このＲＡＭ２におけるアドレス指定されたエリ
アに記憶される。そうして、再びデータが入力ポート１
５を通って入力されると、このときのリード信号がカウ
ンタ８のクロック入力端子ＣＬＫに入力されてカウンタ
８はさらにカウントアツプする。

しかして、アドレス指定回路９からは前回のデータ送出
時のアドレスをインクリメントしたアドレス信号がＲＡ
Ｍ２に与えられる。よって、このアドレス信号で指定さ
れたアドレスエリアにデータが記憶される。

一方、ＲＡＭ２に記憶されたデータは次のようにして読
み出される。すなわち、ｎ回目に入力したデータを読み
出す場合、ＣＰＵＩはリード信号を発するとともにｎに
ＲＡＭ２の先頭アドレスを加えたアドレス信号を発する
。これら信号の送出によりＡＮＤゲートは開いてアドレ
ス信号がこのＡＮＤゲート１２及びＯＲゲート１３を通
ってＲＡＭ２のアドレス端子に与えられる。しかして、
このアドレス信号によって指定されたアドレスエリアに
記憶されているデータが読み出される。

このように上記第２実施例においては、入力ポート１５
からリード信号が人力するとカウンタ８はカウント動作
し、これとともにアドレス指定回路９はり−・ド信号を
ゲート信号として受けてカウンタ８のカウント値をＲＡ
Ｍ２のアドレス信号としてＲＡＭ２に与える構成とした
ので、データを入力ポート１５を通して入力する際、に
ＣＰＵＩは同等記録処理を実行することなしにデータを
ＲＡＭ２に記憶できる。そして、そのデータの読み出し
もデータを入力した順番を認識していれば容易に読み出
すことができる。従って、上記第１実施例と同様にＣＰ
ＵＩの負担が非常に軽減できる。又、上記第１実施例と
同様にデータ入力の毎にカウンタ８がクリアされるので
、ＲＡＭ２のオーバフローを監視しなくてもよい。

なお、この装置においてカウンタ８は自身のオーバフロ
ー信号によってカウント値をクリアする構成としてもよ
い。

［発明の効果コ 以上詳記したように本発明によれば、入出力ポートを通
してデータを入出力する場合、ＣＰＵに負担を掛けずに
高速にデータの記録ができる出力データ記録装置及び入
力データ記録装置を提供できる。

【図面の簡単な説明】

第１図は本発明に係わる出力データ記録装置の実施例を
示す構成図、第２図は同装置の変形例を示す図、第３図
は本発明に係わる入力データ記録装置の実施例を示す構
成図である。 １・・・ＣＰＵ、２・・・ＲＡＭ、３・・・出力ポート
、４・・・チップセレクトライン、５・・・データバス
、６・・・ライト制御ライン、７・・・リード制御ライ
ン、８・・・カウンタ、９・・・アドレス指定回路、１
０゜１２・・・ＡＮＤゲート、１１・・・アドレスバス
、１３・・・ＯＲゲート、１４・・・カウンタ、１５・
・・入力ポート。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図

Claims (3)

【特許請求の範囲】
1. （１）中央処理装置から出力ポートを通して外部装置に
   出力する出力データを必要時に前記中央処理装置が読み
   出し可能なようにメモリに記録する出力データ記録装置
   において、前記中央処理装置から発せられたライト信号
   を受けてカウント動作しかつ前記中央処理装置から発せ
   られたリード信号によりクリア動作するカウンタと、前
   記ライト信号をゲート信号として受けて前記カウンタの
   カウント値を前記メモリのアドレス信号として前記メモ
   リに与えるアドレス指定回路とを具備したことを特徴と
   する出力データ記録装置。
2. （２）中央処理装置から出力ポートを通して外部装置に
   出力する出力データを必要時に前記中央処理装置が読み
   出し可能なようにメモリに記録する出力データ記録装置
   において、前記中央処理装置から発せられたライト信号
   を受けてカウント動作しかつカウントのオーバフロー信
   号によりクリア動作するカウンタと、前記ライト信号を
   ゲート信号として受けて前記カウンタのカウント値を前
   記メモリのアドレス信号として前記メモリに与えるアド
   レス指定回路とを具備したことを特徴とする出力データ
   記録装置。
3. （３）外部装置から入力ポートを通して中央処理装置に
   入力される入力データを必要時に前記中央処理装置が読
   み出し可能なようにメモリに記録する入力データ記録装
   置において、前記入出力ポートを通して入力されたリー
   ド信号を受けてカウント動作しかつ前記中央処理装置か
   ら発せられたリード信号によりクリア動作するカウンタ
   と、前記リード信号をゲート信号として受けて前記カウ
   ンタのカウント値を前記メモリのアドレス信号として前
   記メモリに与えるアドレス指定回路とを具備したことを
   特徴とする入力データ記録装置。（４）外部装置から入
   力ポートを通して中央処理装置に入力される入力データ
   を必要時に前記中央処理装置が読み出し可能なようにメ
   モリに記録する入力データ記録装置において、前記入出
   力ポートを通して入力されたリード信号を受けてカウン
   ト動作しかつカウントのオーバフロー信号によりクリア
   動作するカウンタと、前記リード信号をゲート信号とし
   て受けて前記カウンタのカウント値を前記メモリのアド
   レス信号として前記メモリに与えるアドレス指定回路と
   を具備したことを特徴とする入力データ記録装置。