JPH01248137A

JPH01248137A - 液晶表示用薄膜トランジスタアレイの製造方法

Info

Publication number: JPH01248137A
Application number: JP63076907A
Authority: JP
Inventors: Tomio Kashihara; 富雄樫原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-30
Filing date: 1988-03-30
Publication date: 1989-10-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、液晶表示用薄膜トランジスタアレイの製造方
法に関する。

（従来の技術）最近、平面デイスプレィとしてアクティブマトリックス
型液晶表示装置が広く市販され、その軽量性、低消費電
力から注目されている。中でも、薄膜トランジスタをス
イッチ素子として用いた液晶表示装置は、高コントラス
トで画質が良好であるため、小形カラーテレビに広く使
用されている。

かかる液晶表示装置のセルは、通常、第２図に示すもＭ
造になっている。即ち、図中のしは液晶セルであり、こ
のセルｌはガラス基板２を備えている。

この基板２の表面上には、マトリックス状の薄膜トラン
ジスタアレイ３が形成されている。また、前記基板２の
表面上には前記薄膜トランジスタアレイ３を囲むように
枠状のスペーサ４が設けられている。前記基板２上の前
記スペーサ４で囲まれた領域内には、液晶５が収容され
ている。前記スペーサ４上には、ＩＴＯ対向電極６、保
護層７及びカラーフィルタ８が順次設けられている。前
記カラーフィルタ８上及び前記基板２の裏面には、夫々
偏光板９ａｓ　９ｂが設けられている。そして、前記薄
膜トランジスタアレイは第３図の等価回路図のように列
選択線Ｘ　（Ｘ、・・・Ｘｍ）と行選択線Ｙ　（Ｙ、・
・・Ｙｎ）の各交点位置に薄膜トランジスタＴｒが設け
られている。これらトランジスタＴｒのドレインは、列
毎に列選択線Ｘに接続され、ゲートは行毎に行選択線Ｙ
に接続され、更にソースは画素電極（図示せず）に接続
されている。

上述した構成の液晶表示装置の液晶セル１において、薄
膜トランジスタのゲート（行選択線）に所定の電圧を印
加するとドレインからソースに電流が流れ、画素電極（
図示せず）と共通電極としてのＩＴＯ対向電極５間に位
置する液晶５で構成されたコンデンサに電荷がチャージ
される。この電荷のチャージにより画素電極とＩＴＯ対
向電極６の間に電界が加わるため、液晶５は光スィッチ
の働きがなされて画像を表示する。

ところで、上記構造の液晶セルと外部回路を接続する場
合には従来より第４図に示すように液晶セルしにおける
スペーサの外側に位置するガラス基板２周辺に薄膜トラ
ンジスタアレイの行選択線及び列選択線に夫々繋がる行
選択線側外部電極端子１０及び列選択線側外部電極端子
１１を設け、該基板２の周辺（４辺）にフレキシブル基
板１２を紫外線（ＵＶ）硬化型接着剤を介して配置し、
ガラス基板２の裏面側に配置したＵＶ光源１３からのＵ
Ｖ光の照射により硬化させて前記各外部電極端子１０．
１１とフレキシブル基板１２の回路パターンを接続して
いる。具体的には、第５図に示すようにガラス基板２の
周辺及び回路パターン１４が形成されたフレキシブル基
板１２の一端側にＵＶ硬化型接着剤を夫々塗布し、ガラ
ス基数２の周辺にフレキシブル基板１２の一端側を該基
板２周辺の例えば行選択線側外部電極端子１０と該フレ
キシブル基板１２の回路パターン１４の間に垂直方向に
ＩＯμｍ前後のカーボン繊維を埋め込んだ厚さ１００μ
ｍ前後の異方性導電フィルム（図示せず）が位置するよ
うに配置して圧接した後、ガラス基板２の裏面側からＵ
Ｖ光をＵＶ硬化型接着剤層に照射し、硬化させてＵＶ硬
化型接着剤層１５を介在させることより、外部電極端子
１０と該フレキシブル基板１２の回路パターン１４とを
接続する。こうした液晶セルＬとフレキシブル基板１２
との接続において、列選択線側外部電極端子１１は光透
過性のＩＴＯで形成され、ガラス基板２の裏面側からの
ＵＶ光照射に際して該外部電極端子１１上のＵＶ硬化型
接着剤にＵＶ光を充分照射できる。これに対し、行選択
線側外部電極端子１０は光不透過性のモリブデンタンタ
ル等で形成され、ガラス基板２の裏面側からのＵＶ光照
射に際して該外部電極端子１０上のＵＶ硬化型接着剤に
ＵＶ光を照射できず、その周辺の接着剤部分しか硬化さ
せることができないため、接着強度の不充分さに伴う信
頼性の低下を招く問題があった。なお、行選択線を形成
する導電膜として光不透過性のモリブデンタンタル膜等
を用いる理由は、該行選択線と一体化されるゲート電極
上の感光性を示すアモルファスシリコンからなる半導体
薄膜を外光から保護するためである。

このようなことから、最近、行選択線側外部電極端子を
ＩＴＯにより形成する薄膜トランジスタアレイの製造方
法が開発されている。この方法を、第６図（ａ）〜（ｅ
）を参照して以下に説明する。

まず、透明絶縁基板としてのガラス基板２１上にスパッ
タ蒸着によりモリブデテンタンタル膜（ＭＴ膜）を成膜
した後、写真蝕刻法によりレジストパターン２２を該Ｍ
Ｔ模膜上形成する。つづいて、このレジストパターン２
２をマスクとしてＭＴ膜を選択的にエツチングすること
によりガラス基板２１周辺に延びる行選択線２３及びこ
の行選択線２３と一体的に繋がるゲー）Ｗ極２４を形成
する（第６図（ａ）図示）。

次いで、レジストパターン２２を除去した後、プラズマ
ＣＶＤ法によりゲート絶縁膜としてのＳＩＮ膜２５を成
膜する。つづいて、プラズマＣＶＤ法によりインドリシ
ックアモルファスシリコン（以下、ａ−３ｌと略す）膜
及びリンドープアモルファスシリコン（以下、ｎ　”　
ａ　　Ｓ　ｉと略す）膜を順次成膜する。これらのＳＩ
Ｎ膜２５、ａ−３ｔ膜及びｎ”ａ−８ｉ膜は、いずれも
プラズマＣＶＤ装置（インライン式プラズマＣＶＤ装置
）により真空を破らずに連続して成膜する。ひきつづき
、写真蝕刻法によりレジストパターン２Ｂをｎ”ａ−３
ｉ膜上に形成した後、該レジストパターン２６をマスク
としてｎ”ａ−３ｉ膜及びａ−Ｓｌ膜を選択的にエツチ
ングして基板２１側からａ−Ｓｌからなるチャンネル領
域２７及びｎ”ａ−Ｓｉパターン２８を夫々形成する（
第６図（ｂ）図示）。

次いで、レジストパターン２６を除去した後、写真蝕刻
法によりレジストパターン２９を形成し、このレジスト
パターン２９をマスクとしてガラス基板２１周辺に延び
る行選択線２３を覆うＳｉＮ膜２５の一部をエツチング
除去してガラス基板２１の周縁側の行選択線２３部分を
露出させる（第６図（ｃ）図示）。

次いで、レジストパターン２９を除去した後、全面にス
パッタ蒸着により透明導電膜としてのＩＴＯ膜を成膜す
る。つづいて、写真蝕刻法によりレジストパターン３ｏ
をＩＴＯ膜上に形成した後、該レジストパターン３ｏを
マスクとしてＩＴＯ膜を選択的にエツチングする。これ
により、第６図（ｄ）に示すようにＩＴＯからなる画素
電極を兼ねるソース電極３１及び列選択線を兼ねるドレ
イン電極３２舒形成される。同時に、ガラス基板２１周
辺のＳｉＮ膜２５から露出した行選択線２３部分と接続
される面積の広いＩＴＯからなる外部電極端子３３が形
成される。なお、ガラス基板２１周辺に延びるＩＴＯか
らなる前記列選択線部分には面積の広い外部電極端子（
図示せず）が形成される。

次いで、前記レジストパターン３０をマスクとして露出
したｎ”ａ−３ｌパターン２８及びチャンネル領域２７
の上層部を選択的にエツチングしてチャンネル領域２７
上に互いに電気的に分離されたｎ”ａ−３ｔからなるソ
ース、ドレイン領域３４．３５を形成して薄膜トランジ
スタアレイを製造する（第６図（ｅ）図示）。

上述した薄膜トランジスタアレイの製造方法によれば、
行選択線側外部電極端子３３をも光透過性のＩＴＯで形
成することによって、既述した液晶セルに組込んだ後に
おいてガラス基板周辺の各外部電極端子にフレキシブル
基板をＵＶ硬化型接着剤を用いて良好に接続できる。し
かしながら、かかる方法ではＩＴＯからなる外部電極端
子を形成するまでに第６図（ａ）〜（Ｃ）に示すように
３回の写真蝕刻法によるレジストパターンの形成、エツ
チングを行なう必要があるため、工程が繁雑となり、薄
膜トランジスタアレイの生産性の低下原因となる問題が
あった。

（発明が解決しようとする課題）本発明は、上記従来の課題を解決するためになされたも
ので、液晶セルとして組込んだ後での外部回路との接続
をＵＶ硬化型接着剤を用いて良好に接続することが可能
な液晶表示用薄膜トランジスタアレイを簡単な工程で製
造し得る方法を提供しようとするものである。

［発明の構成］（課題を解決するための手段）本発明は、透明絶縁基板上に少なくとも行選択線となる
金属膜、ゲート絶縁膜となる第１の絶縁膜、半導体薄膜
、不純物ドープ半導体膜を順次成膜する工程と、前記不
純物ドープ半導体薄膜上の周辺部を除く領域にマスク材
を形成した後、該マスク材を用いて前記金属膜を除く少
なくとも３層膜を選択的にエツチングしてパターニング
する工程と、マスク材を除去した後、レジストパターン
を形成し、このレジストパターンをマスクして前記パタ
ーニングされた不純物ドープ半導体薄膜、半導体薄膜及
び第１の絶縁膜と金属膜とを選択的にエツチングして行
選択線形状をなす少なくとも４層のパターンを形成する
と共に、前記絶縁基板の周辺部の行選択線をその上のパ
ターンの端部から延出させる工程と、前記レジストパタ
ーンを残置した状態で全面に第２の絶縁膜を被覆した後
、該レジストパターンを除去してその上の第２の絶縁膜
部分をリフトオフし、前記行選択線形状をなす少なくと
も４層のパターン側面及び絶縁基板上に第２の絶縁膜を
残存させる工程と、透明導電膜を成膜し、パターニング
して画素電極を兼ねるソース電極及び列選択線を兼ね、
前記絶縁基板周辺に外部電極端子を有するドレイン電極
を形成すると共に、前記絶縁基板周辺の露出した行選択
線と接続された外部電極端子を形成する工程とを具備し
たことを特徴とする液晶表示用薄膜トランジスタアレイ
の製造方法である。

（作用）本発明によれば、行選択線側外部電極端子をも光透過性
の透明導電材料で形成することによって、液晶セルに組
込んだ後において該絶縁基板周辺の各外部電極端子にフ
レキシブル基板等の外部回路をＵＶ硬化型接着剤を用い
て良好に接続できる。しかも、透明導電材料からなる各
外部・電極端子を形成するまでに２回のマスク材の形成
、エツチングを行なえば済むため、工程が極めて簡素化
され、薄膜トランジスタアレイの生産性を大幅に向上で
きる。

また、絶縁基板表面のみならず行選択線形状をなす４層
パターンの側面を覆う第２の絶縁膜を形成することによ
って、該４層パターンの側面を横切るソース、ドレイン
電極を該第２の絶縁膜で絶縁できるため、薄膜トランジ
スタのオフ領域でのリーク電流の発生を抑制でき、画像
表示に際してのフリッカ及びコントラストの低下を防止
できる。

（実施例）以下、本発明の実施例を第１図（ａ）〜（ｅ）をり照し
て詳細に説明する。

まず、ソーダライムガラスからなる例えば８０ＯＮ×８
０ｃ角寸法のガラス基板４１上にスパッタ蒸着により厚
さ４０００人のモリブデンタンタル合金膜（ＭＴ膜）４
２を全面に成膜した。つづいて、全面にプラズマＣＶＤ
法により厚さ３０００人のＳｉＮ膜、厚さ３０００人の
ａ−３ｉ膜及び厚さ５００人のｎ”　ａ−Ｓｊ膜を真空
を破ることなく連続して成膜した。このプラズマＣＶＤ
プロセスにおいてＳｉＮ膜は約３５０℃、ａ−Ｓｔ膜及
びｎ”ａ−３ｌ膜は約３００℃の高温で成膜され、これ
によりガラス基板４１は最大で３０〜５０μｍ収縮、変
形した。

更に、スパッタ蒸着により厚さ５００人のモリブデン膜
を全面に成膜した。ひきつづき、レジスト印刷法により
レジストパターン４２をモリブデン膜上に形成した後、
該レジストパターン４２をマスクとしてケミカルドライ
エツチング法によりＭＴ膜を除くモリブデン膜、ｎ”ａ
−５１膜、ａ−８ｌ膜及びＳｉＮ膜を順次エツチング除
去した。この工程において、ＭＴ膜とａ−５ｊ膜とのエ
ツチング選択比を大きくとれない場合にはａ−８ｌ膜を
弗酸でエツチングすればＭＴ膜との選択比を大きくとる
ことが可能となる。これにより、第１図（ａ）に示すよ
うにＳＩＮ膜４４、ａ−３ｉ膜４５、ｎ”ａ−５ｌ膜４
６及びモリブデン膜４７からなる４層パターンのガラス
基板４１の周辺側の端部から行選択線となるＭＴ膜４２
が露出した。

次いで、レジストパターン４３を除去した後、写真蝕刻
法によりレジストパターン４８を形成し、このレジスト
パターン４８をマスクとしてケミカルドライエツチング
法により前記パターニングされた４層パターンとＭＴ膜
４２を順次エツチング除去した。これにより基板４１側
からＭＴのゲート電極４９、ゲート絶縁膜５０、ａ−３
ｌからなるチャンネル領域５１、ｎ”ａ−３１パターン
５２及びモリブデンパターン５３からなる５層パターン
が形成されると共に、該ゲート電極４９と一体化される
前記ガラス基板４１周辺の行選択線５４がその上の４層
パターンの端部から延出した（第１図（ｂ）図示）。ま
た、同時にＭＴパターン、ＳＩＮパターン、ａ−５ｌパ
ターン、ｎ”ａ−８ｉパターン及びモリブデンパターン
からなる５層構造のアライメントマーク（図示せず）が
形成された。

次いで、レジストパターン４８を残置した状態でケイ素
化合物を有機溶媒で溶解した５ｔｏ２溶液（東京応化社
製商品名；０ＣＤ）をスピンナーにより塗布し、約１０
０℃の低温で加熱して５１０２膜を形成した後、レジス
トパターン４８を除去することによりレジストパターン
４８上の５Ｉ０２膜をリフトオフした。その後、１５０
℃で１時間アニールして第１図（ｃ）に示すようにゲー
ト電極４９から最上層のモリブデンパターン５３に亙る
５層パターン側面を覆い、かつ端部がガラス基板４１上
に延在された５１０２膜５５を形成した。こうした５１
０２膜の形成は、低温工程であるため、ガラス基板４１
の収縮は殆んど起こらない。なお、前記１５０℃のアニ
ールでは５ＩＯ２膜５５が完全な安定状態にならないが
、後述する全てのパターン形成が終了した後、２５０℃
程度の温度でアニールすることによって安定な５１０２
膜に改質できる。

次いで、スパッタ蒸着により全面に透明導電材料として
のＩＴＯ膜を成膜した。つづいて、全面にレジスト膜を
被覆した後、前記図示しないアライメントマークを基阜
として所定のマスクを位置合せして露光を行なった。こ
うした露光の後、レジスト膜の現像処理等を行なうこと
により前記ＩＴＯ膜上にレジストパターン５６を形成し
た。ひきつづき、レジストパターン５Ｂをマスクとして
硝酸を含む塩酸溶液によりエツチングした。これにより
、第１図（ｄ）に示すように夫々ＩＴＯからなる画素電
極を兼ねるソース電極５７及び列選択線を兼ね、前記ガ
ラス基板４１周辺に外部電極端子（図示せず）を有する
ドレイン電極５８が形成されると共に、前記ガラス基板
４１周辺の露出した行選択線５４部分と接続されたＩＴ
Ｏからなる外部電極端子５９が形成された。この後、レ
ジストパターン５Ｂをマスクとして露出したモリブデン
パターン５３及びｎ”ａ−３ｌパターン５２をケミカル
ドラエツチング法により選択的に除去してａ−３ｉから
なるチャンネル領域５１上に互いに電気的に分離された
ｎ”ａ−３ｌからなるソース、ドレイン領域６０．６１
を形成すると共にソース、ドレイン領域６０．６１上に
それらと同パターンのモリブデン膜６２１．６２２を形
成した。こうした工程により、第１図（ｅ）に示すよう
に前記ソース、ドレイン電極５７．５８の一端側が夫々
モリブデン幕６２１．６２２を介してソース、ドレイン
閉域６０．６１に接続された薄膜トランジスタアレイを
製造した。その後、２５０℃程度でアニーリングを行な
って前記５Ｉ０２膜５５を安定な状態に改質した。

しかして、本発明によればガラス基板４１周辺のＭＴか
らなる行選択線５４の端部を露出させ、この行選択線５
４の露出部にＩＴＯ膜のバターニングにより形成された
外部電極端子５９を接続することによって、列選択線側
外部電極端子（図示せず）のみならず行選択線側外部電
極端子５９を光透過性のＩＴＯで形成できるため、液晶
セルに組込んだ後において該ガラス基板４１周辺の各外
部電極端子５９（列選択線側は図示せず）にフレキシブ
ル基板をＵＶ硬化型接若剤を用いて良好かつ信頼性の高
い接続を行なうことができる。しかも、ＩＴＯからなる
各外部電極端子５９（列選択線側は図示せず）を形成す
るまでに第１図（ａ）、（ｂ）に示すように２回のレジ
ストパターンの形成、エツチングを行なえば済むため、
工程を著しく簡素化でき、ひいては薄膜トランジスタア
レイの生産性を大幅に向上できる。

また、ゲート電極４９から最上層のモリブデン膜６２、
　、Ｃ２２に亙る側面に５１０２膜５５を形成すること
によって、これらの側面を横切るソース、ドレイン電極
５７．５８を該５ｌＯ２膜５５により絶縁できるため、
薄膜トランジスタのオフ領域（ゲート電極４９とソース
領域６０間の電圧が負の領域）でのリーク電流の発生を
抑制できる。その結果、画像表示に際してのフリッカ及
びコントラストの低下を防止できる。しかも、ゲート電
極４９から最上層のモリブデン膜６２１．６２２までに
亙る側面全体を５ＩＯ２膜５５で覆うことにより、これ
らの多層パターンの形成に伴う段差を緩和できるため、
以後のＩＴＯ膜の成膜時での段切れを抑ａ、１１でき、
しかも電流リーク等の問題を生じることなくゲート電極
４９の低抵抗化を図るために必要な値までＭＴ層を厚く
することが可能となる。

更に、第１図（ｂ）に示す工程において写真蝕刻法によ
りレジストパターン４８を形成し、このレジストパター
ン４８をマスクとしてケミカルドライエツチング法によ
りパターニングされた４層パターンとＭＴ膜４２を順次
エツチング除去することにより、基板４１側からＭＴの
ゲート電極４９、ゲート絶縁膜５０、ａ−３ｌからなる
チャンネル領域５１、ｎ”ａ−３ｉパターン５２及びモ
リブデンパターン５３からなる５層パターンが形成され
ると共に、該ゲート電極４９と一体化される前記ガラス
基板４１周辺の行選択線５４がその上の４層パターンの
端部から延出させ、同時にＭＴパターン、ＳＩＮパター
ン、ａ−５ｉパターン、ｎ”ａ−３ｌパターン及びモリ
ブデンパターンからなる５層構造のアライメントマーク
（図示せず）を形成する。つまり、アライメントマーク
をガラス基板４１に形成する前の工程において、該基板
４１を高温加熱するプラズマＣＶＤ法によりＳＩＮ膜、
ａ−６ｉ膜及びｎ”ａ−Ｓｉ膜を成膜するため、アライ
メントマークが形成された状態での高温加熱を解消でき
る。

このため、ガラス基板４１として安価で大面積化が可能
であるものの、高温加熱により著しい収縮を起こすソー
ダライムガラスを用いても、アライメントマークの形成
以降の高精度のパターン加工が要求される工程（第１図
（ｄ））において、ガラス基板４１の収縮、これに伴う
アライメントマークの位置変動を回避できる。従って、
同図（ｄ）に示すレジストパターン５６の形成に際し、
アライメントマークを基準としてマスクをガラス基板４
１に対して良好に自動合せできるため、位置合せ精度の
高いレジストパターン５６を形成できると共に、これを
マスクとしてエツチングすることによりソース、ドレイ
ン電ｔｆｆｉ５７．５８及びソース、ドレイン領域６０
．６１を高精度で形成でき、ひいては信頼性の高い薄膜
トランジスタアレイを安価にかつ高歩留りで製造するこ
とができる。

更に、ソース、ドレイン領域６０．８１にＩＴＯからな
るソース、ドレイン電極５７．５８を夫々モリブデン膜
６２１．６２２を介して接続すれば、ソース、ドレイン
電極５７．５８をソース、ドレイン領域６０．６１に良
好にオーミック接続できる。しかも、ソース、ドレイン
電極５７．５８とソース、ドレイン領域６０．６１との
密着性を向上できるため、剥離等の歩留り低下を防止で
きる。

なお、上記実施例ではゲート電極の材料としてＭＴを使
用したが、ＡＩ、Ｔａ等を使用してもよい。また、これ
らの組合わせによる多層構造としてもよい。

上記実施例では、半導体薄膜としてアモルファスシリコ
ンを使用したが、多結晶シリコンを使用してもよい。こ
うしたアモルファスシリコンの成膜に際しては、プラズ
マＣＶＤ法を使用したが、光ＣＶＤ法、ＥＣＲ−ＣＶＤ
法、スハッタ蒸着法を採用してもよい。

上記実施例では、ソース、ドレイン領域に対してＩＴＯ
からなるソース、ドレイン電極をオーミック接続するた
めにモリブデン膜を使用したが、チタン等のモリブデン
以外の高融点金属膜を使用してもよく、場合によっては
省略してもよい。

上記実施例では、ソース、ドレイン電極をＩＴＯにより
形成したが、これに限定されない。

例えばＩＴＯ膜、Ｍｏ膜及びＡＩ膜の三層構造にしても
よい。かかる構造にすれば、ソース、ドレイン電極の低
抵抗化を達成できるため、パターン幅を微細化できる利
点を有する。但し、前記構造を採用する場合には、ソー
ス電極の画素電極部となるＭｏ膜及びＡノ膜部分をパッ
シベーション膜の形成工程において除去する必要がある
。

［発明の効果］以上詳述した如く、本発明によれば液晶セルとして組込
んだ後での外部回路との接続をＵＶ硬硬化型接剤剤用い
て良好に接続でき、かつオフ領域でのリーク電流の発生
を抑制して画像表示に際してのフリッカ及びコントラス
トの低下を改善した高信頼性の液晶表示用薄膜トランジ
スタアレイを極めて簡単な工程により量産的に製造し得
る方法を提供できる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の実施例における液晶表
示用薄膜トランジスタアレイの製造工程を示す断面図、
第２図はスイッチ素子として薄膜トランジスタアレイを
用いた一般的なアクティブマトリックス型液晶表示装置
の液晶セルを示す概略図、第３図は第２図の液晶セルに
組込まれた薄膜トランジスタアレイの等価回路図、第４
図は液晶セルに外部回路を接続した状態を示す斜視図、
第５図は第４図の要部断面図、第６図（ａ）〜（ｅ）は
従来の液晶表示用薄膜トランジスタアレイの製造工程を
示す断面図である。４１・・・ガラス基板、４２・・・ＭＴ膜、４３．４８
・・・レジストパターン、４９・・・ゲート電極、５０
・・・ゲート絶縁膜、５１・・・ａ−Ｓｌからなるチャ
ンネル領域、５４・・・行選択線、５５・・・５１０２
膜、５７・・・画素電極を兼ねるソース電極、５８・・
・列選択線を兼ねるドレイン電極、５９・・・行選択線
側外部電極端子、６０・・・ｎ”ａ−３ｔからなるソー
ス領域、６１・・・ｎ”ａ−３１からなるドレイン領域
、６２１．８２２・・・モリブデン膜。ａ　　　− 第　２　口第３図

Claims

【特許請求の範囲】

　透明絶縁基板上に少なくとも行選択線となる金属膜、
ゲート絶縁膜となる第１の絶縁膜、半導体薄膜、不純物
ドープ半導体膜を順次成膜する工程と、前記不純物ドー
プ半導体薄膜上の周辺部を除く領域にマスク材を形成し
た後、該マスク材を用いて前記金属膜を除く少なくとも
３層膜を選択的にエッチングしてパターニングする工程
と、マスク材を除去した後、レジストパターンを形成し
、このレジストパターンをマスクして前記パターニング
された不純物ドープ半導体薄膜、半導体薄膜及び第１の
絶縁膜と金属膜とを選択的にエッチングして行選択線形
状をなす少なくとも４層のパターンを形成すると共に、
前記絶縁基板の周辺部の行選択線をその上のパターンの
端部から延出させる工程と、前記レジストパターンを残
置した状態で全面に第２の絶縁膜を被覆した後、該レジ
ストパターンを除去してその上の第２の絶縁膜部分をリ
フトオフし、前記行選択線形状をなす少なくとも４層の
パターン側面及び絶縁基板上に第２の絶縁膜を残存させ
る工程と、透明導電膜を成膜し、パターニングして画素
電極を兼ねるソース電極及び列選択線を兼ね、前記絶縁
基板周辺に外部電極端子を有するドレイン電極を形成す
ると共に、前記絶縁基板周辺の露出した行選択線と接続
された外部電極端子を形成する工程とを具備したことを
特徴とする液晶表示用薄膜トランジスタアレイの製造方
法。