JPH01245695A - 加入者回路 - Google Patents
加入者回路Info
- Publication number
- JPH01245695A JPH01245695A JP7229788A JP7229788A JPH01245695A JP H01245695 A JPH01245695 A JP H01245695A JP 7229788 A JP7229788 A JP 7229788A JP 7229788 A JP7229788 A JP 7229788A JP H01245695 A JPH01245695 A JP H01245695A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- pcm
- digital
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011045 prefiltration Methods 0.000 claims abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 102100022511 Cadherin-like protein 26 Human genes 0.000 description 1
- 101000899450 Homo sapiens Cadherin-like protein 26 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル電子父換機の加入者回路に関する。
この種の加入者回路においては、アナログ・ディジタル
（ＡＤ）変換器に前置される帯域制限フィルタおよびデ
ィジタル・アナログ（ＤＡ）変換器に後置される復調フ
ィルタなどのアナログ回路の遅延ばらつきが４線リタン
ロス特性の劣化音引き起こすことが知ら扛ておｐ１従米
は遅延特性の製造ばらつきが許容されるアプリケーショ
ンにのみディジタルフィルタ音用いたハイブリッド回路
が適用されている。
（ＡＤ）変換器に前置される帯域制限フィルタおよびデ
ィジタル・アナログ（ＤＡ）変換器に後置される復調フ
ィルタなどのアナログ回路の遅延ばらつきが４線リタン
ロス特性の劣化音引き起こすことが知ら扛ておｐ１従米
は遅延特性の製造ばらつきが許容されるアプリケーショ
ンにのみディジタルフィルタ音用いたハイブリッド回路
が適用されている。
しかしながら、帯域制限フィルタに遮断周波数の低いも
の、つまり遅延の大きいもの全使用せざるを得ない場会
は、製造ばらつきにより遅延量の変動も大きくなシ、所
望の４線リタンロス特性が実現できない問題がある。
の、つまり遅延の大きいもの全使用せざるを得ない場会
は、製造ばらつきにより遅延量の変動も大きくなシ、所
望の４線リタンロス特性が実現できない問題がある。
本発明はＰＣＭハイウェイより受信したＰｃＭ信号全デ
ィジタル・アナログ変換器にｊｐアナログ信号に復号し
て加入者線側に送出する４線部の受信側回路と、前記力
１人者回路からのアナログ信号全受信しアナログ・ディ
ジタル変換器によＪＰＣＭ信号に変換して前記ＰＣＭハ
イウェイに送出する４線部の送信側回路と、前記ＰＣＭ
ハイウェイより受化したＰＣＭ信号全前記ＰＣＭハイウ
ェイに送出するＰＣＭ信号にディジクルフィルタ全通し
て加算するハイブリッド回路とを備え、２線・４線結合
回路で発生する受信側のエコー信号全前記ディジタルフ
ィルタによってキャンセルする機能を有する加入者回路
において、前記アナログ・デイー）タルｖ換器に前置さ
れるプレフィルタおよび前記ディジタル・アナログ変換
器に後置されるポストフィルタのいずれかに外部抵抗全
接続し遮断周波数を調整して群遅延特性を可変とする構
成である。
ィジタル・アナログ変換器にｊｐアナログ信号に復号し
て加入者線側に送出する４線部の受信側回路と、前記力
１人者回路からのアナログ信号全受信しアナログ・ディ
ジタル変換器によＪＰＣＭ信号に変換して前記ＰＣＭハ
イウェイに送出する４線部の送信側回路と、前記ＰＣＭ
ハイウェイより受化したＰＣＭ信号全前記ＰＣＭハイウ
ェイに送出するＰＣＭ信号にディジクルフィルタ全通し
て加算するハイブリッド回路とを備え、２線・４線結合
回路で発生する受信側のエコー信号全前記ディジタルフ
ィルタによってキャンセルする機能を有する加入者回路
において、前記アナログ・デイー）タルｖ換器に前置さ
れるプレフィルタおよび前記ディジタル・アナログ変換
器に後置されるポストフィルタのいずれかに外部抵抗全
接続し遮断周波数を調整して群遅延特性を可変とする構
成である。
−ｆｆにディジタルフィルタを用いたハイブリッド回路
は通話電流供給、加入者状態監視および２線・４線結合
機能を有する回路（ＢＳ回路）を含め図に示すようなシ
ングルエンド等価回路で記述される。ここで、力１人者
回路が実現すべき終端インピーダンスｋＺｏ（複素数９
とする。図示のモデルにおいて、ＨＯＸ、”’ＩＸ、
Ｈ２Ｘ、 ＨＯＲ，ＨＩＲ。
は通話電流供給、加入者状態監視および２線・４線結合
機能を有する回路（ＢＳ回路）を含め図に示すようなシ
ングルエンド等価回路で記述される。ここで、力１人者
回路が実現すべき終端インピーダンスｋＺｏ（複素数９
とする。図示のモデルにおいて、ＨＯＸ、”’ＩＸ、
Ｈ２Ｘ、 ＨＯＲ，ＨＩＲ。
１■２Ｒを伝達関数とすると、
Ｖ ｘ＝（Ｖ ｉ−ＨｏＪＳ）−Ｈ１ｘ（Ｓ）＋Ｖ、
−ＨＢ（Ｚ）−１−１２Ｒ（Ｚ））Ｈ２ｘ（Ｚ）
・・・・・・・・・ （１）■
ｏ＝ｖＲ・■４□ＴＬ（７１・ＨＩＲ（Ｚｌ−ＨｏＲ（
Ｓ）＋’Ｖ ｉ＝４− Ｈ２ｘ（Ｚ）・Ｈ２Ｒ（Ｚ）・・・西・・（４）ここで
、ｖＲからｖＸへの廻シ込み（エコー）ｔ−零にするに
は、Ｖｘ／ＶＲ二〇とおけばよい。つまり、所望のハイ
ブリッド特性を実現できるディジタルフィルタの所望伝
達関数は、 Ｈ１ノＺ）・ＨＩＲ（Ｚ） ・・・・・
・・・・ （５）となる。この式によ勺、加入者回路の
終端インピーダンスがＺ ｏ （８１Ｋ整合しでいる時
に、２線側負荷Ｚ Ｌ（Ｓ）の条件で最大（■）の４線
リタンロス特性を得るための伝達関数が求められる。こ
こで、分母のｚ Ｌ（ｓｌ ’ ｚ ｏ（ｓ）は目的特
性であるので一意に決まシ、Ｓ−＋Ｚ変換によ勺２関数
としで求められる。通常、ディジタルフィルタは特性を
規定される音声帯域よ多高い周波数で動作させるため、
Ｓ −） Ｚ変換誤差は小さい。また、Ｈｌ ）（（”
Ｌ ＨＩ Ｈ（Ｚ）はディジタルフィルタのために製造
ばらつきは存在せず、理論的な関数設計値通シの特性を
示す。それゆえ、前述したように（５）式で表わされる
実現すべき伝達関数ＨＢ（Ｚｌが一意に定まらないのは
、Ｈｏｘ（８１：ＨｏＲ（Ｓ）で表わされるアナログの
帯域制限フィルタおよび復調フィルタの特性ばらつきの
影響のみとなる。
−ＨＢ（Ｚ）−１−１２Ｒ（Ｚ））Ｈ２ｘ（Ｚ）
・・・・・・・・・ （１）■
ｏ＝ｖＲ・■４□ＴＬ（７１・ＨＩＲ（Ｚｌ−ＨｏＲ（
Ｓ）＋’Ｖ ｉ＝４− Ｈ２ｘ（Ｚ）・Ｈ２Ｒ（Ｚ）・・・西・・（４）ここで
、ｖＲからｖＸへの廻シ込み（エコー）ｔ−零にするに
は、Ｖｘ／ＶＲ二〇とおけばよい。つまり、所望のハイ
ブリッド特性を実現できるディジタルフィルタの所望伝
達関数は、 Ｈ１ノＺ）・ＨＩＲ（Ｚ） ・・・・・
・・・・ （５）となる。この式によ勺、加入者回路の
終端インピーダンスがＺ ｏ （８１Ｋ整合しでいる時
に、２線側負荷Ｚ Ｌ（Ｓ）の条件で最大（■）の４線
リタンロス特性を得るための伝達関数が求められる。こ
こで、分母のｚ Ｌ（ｓｌ ’ ｚ ｏ（ｓ）は目的特
性であるので一意に決まシ、Ｓ−＋Ｚ変換によ勺２関数
としで求められる。通常、ディジタルフィルタは特性を
規定される音声帯域よ多高い周波数で動作させるため、
Ｓ −） Ｚ変換誤差は小さい。また、Ｈｌ ）（（”
Ｌ ＨＩ Ｈ（Ｚ）はディジタルフィルタのために製造
ばらつきは存在せず、理論的な関数設計値通シの特性を
示す。それゆえ、前述したように（５）式で表わされる
実現すべき伝達関数ＨＢ（Ｚｌが一意に定まらないのは
、Ｈｏｘ（８１：ＨｏＲ（Ｓ）で表わされるアナログの
帯域制限フィルタおよび復調フィルタの特性ばらつきの
影響のみとなる。
一般に、ディジタル信号処理形ハイブリッド回路は音声
帯域よりも数倍広い帯域で処理するため、帯域制限フィ
ルタなどの伝達関数Ｈｓ（イ）への影響は振幅特性より
も遅延特性の影響が大きい。このため、ＡＤ変換器を含
むノ〒イブリッド回路の動作クロックがたとえばＩＭＨ
ｚならばクロック周期は１μｓとなシ、クロック単位の
遅延頂金ディジタルフィルタのＨＢ（Ｚ）に含めれば、
フィルタなどのアナログ回路の遅延量はある程度固足的
に補償して４線リタンロス特性全向上させることが可能
となる。しかしながら、クロック単位の遅延補償はアナ
ログ的な連続的な補償ではないため、クロックの周期で
制限される分解能以上には調整が不可能であシ、その結
果４線リタンロス特性の向上を望めないことになる。
帯域よりも数倍広い帯域で処理するため、帯域制限フィ
ルタなどの伝達関数Ｈｓ（イ）への影響は振幅特性より
も遅延特性の影響が大きい。このため、ＡＤ変換器を含
むノ〒イブリッド回路の動作クロックがたとえばＩＭＨ
ｚならばクロック周期は１μｓとなシ、クロック単位の
遅延頂金ディジタルフィルタのＨＢ（Ｚ）に含めれば、
フィルタなどのアナログ回路の遅延量はある程度固足的
に補償して４線リタンロス特性全向上させることが可能
となる。しかしながら、クロック単位の遅延補償はアナ
ログ的な連続的な補償ではないため、クロックの周期で
制限される分解能以上には調整が不可能であシ、その結
果４線リタンロス特性の向上を望めないことになる。
このため、この発明においては、コーデック回路ノプレ
フィルタおよびポストフィルタの遅延ばらつきをプレフ
ィルタおよびポストフィルタのいしフィルタおよびポス
トフィルタの遅延ばらつきを吸収し、４練りタンロス特
性を理想に近づけることができる。
フィルタおよびポストフィルタの遅延ばらつきをプレフ
ィルタおよびポストフィルタのいしフィルタおよびポス
トフィルタの遅延ばらつきを吸収し、４練りタンロス特
性を理想に近づけることができる。
次に、本発明の実施例について図面全参照して説明する
。
。
一実施例を示す図を径照すると、加入者回路は加入者線
側ａに接続される２線部である８８回路２とコーデック
回路ｌとから構成されている。コーチツク回路１の送信
側は帯域制限用の低域フィルタ（ＬＰＦ）３、ＡＤ変換
器（ＡＤ）４、ディジタルフィルタ（ＤＦ）５．６から
構成され、受信側はディジタルフィルタ（ＤＦ）７，８
、ＤＡ変換器（ＤＡ、）９、復調用低域フィルタ１０
（ＬＰＦ）から構成されている。ＰＣＭ入カポ−）ｂよ
り入力したＰＣＭ信号は８８回路２によって送信側に廻
り込むため、そのエコー信号をディジタルフィルタ（Ｄ
Ｆ）１１でキャンセルし、ＰＣＭ出カポ−）Ｃでは、エ
コー信号を生じないようにしている。さらに、ＡＤ変換
器４に前置されたプレフィルタの低域フィルタ３に対し
て外付抵抗を用いた遮断周波数調整回路１２を付加し、
ＤＡ変換器９に後置されたポストフィルタの低域フィル
タ１０の遅延ばらつきも含め遅延量全微調し、４線リタ
ンロス特性を向上させる。この調整回路１２の外付抵抗
は混成集積回路技術によｐ基板上に厚膜または薄膜抵抗
として形成でき、遮断周波数調整時にレーザートリミン
グされる。
側ａに接続される２線部である８８回路２とコーデック
回路ｌとから構成されている。コーチツク回路１の送信
側は帯域制限用の低域フィルタ（ＬＰＦ）３、ＡＤ変換
器（ＡＤ）４、ディジタルフィルタ（ＤＦ）５．６から
構成され、受信側はディジタルフィルタ（ＤＦ）７，８
、ＤＡ変換器（ＤＡ、）９、復調用低域フィルタ１０
（ＬＰＦ）から構成されている。ＰＣＭ入カポ−）ｂよ
り入力したＰＣＭ信号は８８回路２によって送信側に廻
り込むため、そのエコー信号をディジタルフィルタ（Ｄ
Ｆ）１１でキャンセルし、ＰＣＭ出カポ−）Ｃでは、エ
コー信号を生じないようにしている。さらに、ＡＤ変換
器４に前置されたプレフィルタの低域フィルタ３に対し
て外付抵抗を用いた遮断周波数調整回路１２を付加し、
ＤＡ変換器９に後置されたポストフィルタの低域フィル
タ１０の遅延ばらつきも含め遅延量全微調し、４線リタ
ンロス特性を向上させる。この調整回路１２の外付抵抗
は混成集積回路技術によｐ基板上に厚膜または薄膜抵抗
として形成でき、遮断周波数調整時にレーザートリミン
グされる。
以上説明したように本発明によればプレフィルタおよび
ポストフィルタのいずれかに対して遮断周波数の調整機
能全刊加することにより、４練りタンロス特性を向上さ
せることができる。
ポストフィルタのいずれかに対して遮断周波数の調整機
能全刊加することにより、４練りタンロス特性を向上さ
せることができる。
図は本発明の一実施例を示す構成図である。
１・・・・・・コーデック回路、２・・・・・・８８回
路、３゜１０・・・・・・低域フィルタ、４・・・・・
・ＡＩ）変換器、５゜６．７，８．１１・・・・・・デ
ィジタルフィルタ、９・・・・・・ＤＡ変換器、１２・
・・・・・遮断周波数調整回路。
路、３゜１０・・・・・・低域フィルタ、４・・・・・
・ＡＩ）変換器、５゜６．７，８．１１・・・・・・デ
ィジタルフィルタ、９・・・・・・ＤＡ変換器、１２・
・・・・・遮断周波数調整回路。
Claims (1)
- ＰＣＭハイウェイより受信したＰＣＭ信号をディジタル
・アナログ変換器によりアナログ信号に復号して加入者
線側に送出する４線部の受信側回路と、前記加入者線側
からのアナログ信号を受信しアナログ・ディジタル変換
器によりＰＣＭ信号に変換して前記ＰＣＭハイウェイに
送出する４線部の送信側回路と、前記ＰＣＭハイウェイ
より受信したＰＣＭ信号を前記ＰＣＭハイウェイに送出
するＰＣＭ信号にディジタルフィルタを通して加算する
ハイブリッド回路とを備え、２線・４線結合回路で発生
する受信側のエコー信号を前記ディジタルフィルタによ
ってキャンセルする機能を有する加入者回路において、
前記アナログ・ディジタル変換器に前置されるプレフィ
ルタおよび前記ディジタル・アナログ変換器に後置され
るポストフィルタのいずれかに外部抵抗を接続し遮断周
波数を調整して群遅延特性を可変とすることを特徴とす
る加入者回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229788A JPH01245695A (ja) | 1988-03-25 | 1988-03-25 | 加入者回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229788A JPH01245695A (ja) | 1988-03-25 | 1988-03-25 | 加入者回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245695A true JPH01245695A (ja) | 1989-09-29 |
Family
ID=13485189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7229788A Pending JPH01245695A (ja) | 1988-03-25 | 1988-03-25 | 加入者回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245695A (ja) |
-
1988
- 1988-03-25 JP JP7229788A patent/JPH01245695A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402485A (en) | Two-wire termination impedance generation circuit of subscriber circuit | |
| CA1205880A (en) | Balanced line baseband audio receiver | |
| US5541990A (en) | Compensated hybrid | |
| JPH0159767B2 (ja) | ||
| JP3659982B2 (ja) | 電話音声回路に伴うインピーダンス実現回路 | |
| JPH01245695A (ja) | 加入者回路 | |
| JPS5816782B2 (ja) | 電話器用送受信回路 | |
| US7020277B1 (en) | DSL line interface having low-pass filter characteristic with reduced external components | |
| JPH0746785B2 (ja) | Ｐｃｍ符号復号器 | |
| US5710811A (en) | Speech circuit for subscriber telephone apparatus | |
| JPH0340594A (ja) | 加入者回路 | |
| JPH0773238B2 (ja) | ２線４線変換回路 | |
| KR100694632B1 (ko) | 쌍방향 통신용 송수신기 | |
| CA2022923C (en) | Hybrid circuit | |
| JPS5916431A (ja) | ２線４線系変換回路 | |
| JPH0946273A (ja) | ２線４線変換回路 | |
| JP2904147B2 (ja) | 加入者回路 | |
| JPS59167109A (ja) | 二端子インピ−ダンス回路 | |
| JP3031518B2 (ja) | 側音回路 | |
| AU681169B2 (en) | Line termination circuit | |
| JPH0834605B2 (ja) | 加入者回路 | |
| JPH033009Y2 (ja) | ||
| JPH0245865B2 (ja) | Bosokuonkairo | |
| JPS60117908A (ja) | 減衰歪補償型遅延等化器 | |
| JPS60117959A (ja) | 加入者回路 |