JPH033009Y2 - - Google Patents
Info
- Publication number
- JPH033009Y2 JPH033009Y2 JP2848789U JP2848789U JPH033009Y2 JP H033009 Y2 JPH033009 Y2 JP H033009Y2 JP 2848789 U JP2848789 U JP 2848789U JP 2848789 U JP2848789 U JP 2848789U JP H033009 Y2 JPH033009 Y2 JP H033009Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- wire
- transformer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
この考案は、構内電話交換機、端末フアクシミ
リ、局装置等において２線４線変換して中継する
ときの電子ハイブリツド回路に関するものであ
る。
リ、局装置等において２線４線変換して中継する
ときの電子ハイブリツド回路に関するものであ
る。
［従来の技術］
以下、この考案の電子ハイブリツド回路を２線
４線変換回路と呼び電話回線に使用する場合につ
いて説明する。
４線変換回路と呼び電話回線に使用する場合につ
いて説明する。
第１図は構内電話交換機を中心とした電話系統
の一例を示す図である。同図において、１は内線
電話機、２は構内交換機、３は局の交換機であ
る。内線電話機１は２線４線変換回路７と、それ
に接続される平衡回路網BN、受話器Ｒ、送話器
TMで構成され、２線４線変換回路７の２端子が
２線の内線線路網４を介して構内交換機２に接続
される。構内交換機２は内線線路網４のアナログ
信号と、構内交換機２と局の交換機３を結ぶ線路
網５の交換処理をするためのアナログーデイジタ
ル変換・デイジタル−アナログ変換及び時間スイ
ツチ回路TDを有し、その両端に２線４線変換回
路８，９が接続され、さらに内線電話機１側の２
線４線変換回路８には直流カツトのコンデンサＣ
を介して給電回路CS及び内線線路網４が接続さ
れ、局の交換機３側の２線４線変換回路９には直
流カツトのコンデンサＣを介してループ回路HZ
と線路網５が接続される。局の交換機３の中継回
路の手前には２線４線変換回路１０に平衡回路網
BNと直流カツトのコンデンサＣを介して給電回
路CSと局線線路６が接続される。このような電
話系統において、構内交換機２の２線４線変換回
路８，９は内線線路網４及び線路網５とのインピ
ーダンス整合がとられ、かついわゆるハイブリツ
ド回路構成とされている。
の一例を示す図である。同図において、１は内線
電話機、２は構内交換機、３は局の交換機であ
る。内線電話機１は２線４線変換回路７と、それ
に接続される平衡回路網BN、受話器Ｒ、送話器
TMで構成され、２線４線変換回路７の２端子が
２線の内線線路網４を介して構内交換機２に接続
される。構内交換機２は内線線路網４のアナログ
信号と、構内交換機２と局の交換機３を結ぶ線路
網５の交換処理をするためのアナログーデイジタ
ル変換・デイジタル−アナログ変換及び時間スイ
ツチ回路TDを有し、その両端に２線４線変換回
路８，９が接続され、さらに内線電話機１側の２
線４線変換回路８には直流カツトのコンデンサＣ
を介して給電回路CS及び内線線路網４が接続さ
れ、局の交換機３側の２線４線変換回路９には直
流カツトのコンデンサＣを介してループ回路HZ
と線路網５が接続される。局の交換機３の中継回
路の手前には２線４線変換回路１０に平衡回路網
BNと直流カツトのコンデンサＣを介して給電回
路CSと局線線路６が接続される。このような電
話系統において、構内交換機２の２線４線変換回
路８，９は内線線路網４及び線路網５とのインピ
ーダンス整合がとられ、かついわゆるハイブリツ
ド回路構成とされている。
第２図は従来の構内交換機２の２線４線変換回
路８，９の整合回路を示す図である。図示するよ
うに、従来はトランスＴのインピーダンスを含む
線路インピーダンスを一辺として公称600Ωの抵
抗値を有する３個の抵抗でブリツジ回路を構成
し、整合を取つていた。そしてこのブリツジ回路
の端子ａ，ｂ，ｃから増幅器Anp1、差動増幅器
Anp2を介して受信端子４Ｗ−Ｒ、送信端子４Ｗ
−Ｔから受信、送信を行なつていた。
路８，９の整合回路を示す図である。図示するよ
うに、従来はトランスＴのインピーダンスを含む
線路インピーダンスを一辺として公称600Ωの抵
抗値を有する３個の抵抗でブリツジ回路を構成
し、整合を取つていた。そしてこのブリツジ回路
の端子ａ，ｂ，ｃから増幅器Anp1、差動増幅器
Anp2を介して受信端子４Ｗ−Ｒ、送信端子４Ｗ
−Ｔから受信、送信を行なつていた。
［考案が解決しようとする問題点］
しかしながら、このような純抵抗による整合は
内線線路網４、線路網５、局線線路６等が有する
誘導リアクタンス及び容量リアクタンスを無視す
ることになり、交流分の整合が不充分る。
内線線路網４、線路網５、局線線路６等が有する
誘導リアクタンス及び容量リアクタンスを無視す
ることになり、交流分の整合が不充分る。
そこでブリツジ回路にフイルタ等を挿入し、周
波数特性を平坦化することが行われていたが、回
路構成が複雑になると同時に、実装スペースが増
大し、コストダウンを招くという問題があつた。
波数特性を平坦化することが行われていたが、回
路構成が複雑になると同時に、実装スペースが増
大し、コストダウンを招くという問題があつた。
この考案はブリツジ回路の中に、一部が可変抵
抗器により分圧されるような複素インピーダンス
素子を採用し、周波数特性を平坦化することによ
り、特に、電詰回線にデイジタル信号を送出する
ようなときでも、そのダイナミツクレンジを大き
くするとともに、鳴音余裕度を上げることができ
るようにしている。
抗器により分圧されるような複素インピーダンス
素子を採用し、周波数特性を平坦化することによ
り、特に、電詰回線にデイジタル信号を送出する
ようなときでも、そのダイナミツクレンジを大き
くするとともに、鳴音余裕度を上げることができ
るようにしている。
［問題点を解決するための手段］
この考案は、上述の点にかんがみてなされたも
ので、２線回路側からみて整合をとるための第１
のインピーダンス回路（Z3）と、前記２線回路の
負荷を２次側に変換したインピーダンスと等価な
インピーダンスの第２のインピーダンス回路
（Z2）と、前記第１、第２のインピーダンス回路
と前記トランスの２次側との平衡条件を満足する
第３のインピーダンス回路（Z4）とを接続してブ
リツジ回路を構成し；前記２線回路からの信号を
前記第１のインピーダンス回路（Z3）の中間と、
第３のインピーダンス回路（Z4）の中間から前記
出力線に送出し；前記入力線からの信号を前記第
１及び第３のインピーダンス回路（Z3，Z4）の接
続点と、前記トランスの２次側と前記第２のイン
ピーダンス回路の接続点間へ入力する電子ハイブ
リツド回路において、前記電子ハイブリツド回路
がトランス、コンデンサおよび抵抗からなる複素
インピーダンスで整合および終端されており、前
記第１のインピーダンス回路（Z3）と前記第３の
インピーダンス回路（Z4）で複素インピーダンス
の一部である前記抵抗を可変抵抗器とし、その中
間点から分圧された出力を取り出すようにした２
線４線変換回路を提供するものである。
ので、２線回路側からみて整合をとるための第１
のインピーダンス回路（Z3）と、前記２線回路の
負荷を２次側に変換したインピーダンスと等価な
インピーダンスの第２のインピーダンス回路
（Z2）と、前記第１、第２のインピーダンス回路
と前記トランスの２次側との平衡条件を満足する
第３のインピーダンス回路（Z4）とを接続してブ
リツジ回路を構成し；前記２線回路からの信号を
前記第１のインピーダンス回路（Z3）の中間と、
第３のインピーダンス回路（Z4）の中間から前記
出力線に送出し；前記入力線からの信号を前記第
１及び第３のインピーダンス回路（Z3，Z4）の接
続点と、前記トランスの２次側と前記第２のイン
ピーダンス回路の接続点間へ入力する電子ハイブ
リツド回路において、前記電子ハイブリツド回路
がトランス、コンデンサおよび抵抗からなる複素
インピーダンスで整合および終端されており、前
記第１のインピーダンス回路（Z3）と前記第３の
インピーダンス回路（Z4）で複素インピーダンス
の一部である前記抵抗を可変抵抗器とし、その中
間点から分圧された出力を取り出すようにした２
線４線変換回路を提供するものである。
［作用］
本考案は、上記のように構成することにより、
可変抵抗器でブリツジ回路の整合条件と、線路の
減衰歪の補正を行い、周波数特性を平坦化すると
同時に、鳴音の発生を簡単な回路で除去すること
ができる。
可変抵抗器でブリツジ回路の整合条件と、線路の
減衰歪の補正を行い、周波数特性を平坦化すると
同時に、鳴音の発生を簡単な回路で除去すること
ができる。
［実施例］
以下、この考案を図面に基ずいて説明する。
第３図はこの考案の一実施例をなす２線４線変
換回路を示す回路図である。同図において、第２
図と同一符号を付した部分は同一部分を示すので
説明は省略する。（以下他の図面においても同様
とする）。Ｔはトランスで、平衡２線の内線線路
網４と不平衡の４線線路網とを結合する作用を有
する。tr1はその１次側を示し、tr2はその２次側
を示す。１次側tr1には２線の内線線路網４を介
して内線電話機１が接続され、２次側tr2にはコ
ンデンサC2と抵抗R2とが直列に接続された第２
のインピーダンス回路と、コンデンサC3とこの
コンデンサC3の電圧を分圧する可変抵抗器P3の
並列回路に抵抗R3を直列に接続した第１のイン
ピーダンス回路と、コンデンサC4とこのコンデ
ンサC4の電圧を分圧する可変抵抗器P4の並列回
路に抵抗R4を直列に接続した第３のインピーダ
ンス回路とが接続され、端子ａ，ｂ，ｃ，ｄを有
するブリツジ回路が構成されている。可変抵抗器
P3の中間点は送信側の差動増幅器Anp2の＋側入
力端子に、可変抵抗器P4の中間点は送信側の差
動増幅器Anp2の−側入力端子に接続される。受
信側の増幅器Anp1の出力端子はブリツジ回路の
ｂ端子に接続される。
換回路を示す回路図である。同図において、第２
図と同一符号を付した部分は同一部分を示すので
説明は省略する。（以下他の図面においても同様
とする）。Ｔはトランスで、平衡２線の内線線路
網４と不平衡の４線線路網とを結合する作用を有
する。tr1はその１次側を示し、tr2はその２次側
を示す。１次側tr1には２線の内線線路網４を介
して内線電話機１が接続され、２次側tr2にはコ
ンデンサC2と抵抗R2とが直列に接続された第２
のインピーダンス回路と、コンデンサC3とこの
コンデンサC3の電圧を分圧する可変抵抗器P3の
並列回路に抵抗R3を直列に接続した第１のイン
ピーダンス回路と、コンデンサC4とこのコンデ
ンサC4の電圧を分圧する可変抵抗器P4の並列回
路に抵抗R4を直列に接続した第３のインピーダ
ンス回路とが接続され、端子ａ，ｂ，ｃ，ｄを有
するブリツジ回路が構成されている。可変抵抗器
P3の中間点は送信側の差動増幅器Anp2の＋側入
力端子に、可変抵抗器P4の中間点は送信側の差
動増幅器Anp2の−側入力端子に接続される。受
信側の増幅器Anp1の出力端子はブリツジ回路の
ｂ端子に接続される。
Z1はトランスの１次側をみたときのインピーダ
ンスであり、Z2は前記コンデンサC2と抵抗R2か
らなる第２のインピーダンス回路のインピーダン
スで、その値は前記インピーダンスZ1と等価であ
る。Z3はコンデンサC3と可変抵抗器P3との並列
回路に抵抗R3を直列に接続した第１のインピー
ダンス回路のインピーダンスで、その値は内線線
路網４を介して内線電話機１の平衡回路網BNと
整合のとれた値である。Z4は前記コンデンサC4
と可変抵抗器P4との並列回路に抵抗R4を直列に
接続した第３のインピーダンス回路のインピーダ
ンスで、その値は、インピーダンスZ1〜Z3とブリ
ツジの平衡がとれる値、すなわちZ3＝Z4である。
以上が上記この考案の一実施例の構成であるが、
次にその動作について説明する。
ンスであり、Z2は前記コンデンサC2と抵抗R2か
らなる第２のインピーダンス回路のインピーダン
スで、その値は前記インピーダンスZ1と等価であ
る。Z3はコンデンサC3と可変抵抗器P3との並列
回路に抵抗R3を直列に接続した第１のインピー
ダンス回路のインピーダンスで、その値は内線線
路網４を介して内線電話機１の平衡回路網BNと
整合のとれた値である。Z4は前記コンデンサC4
と可変抵抗器P4との並列回路に抵抗R4を直列に
接続した第３のインピーダンス回路のインピーダ
ンスで、その値は、インピーダンスZ1〜Z3とブリ
ツジの平衡がとれる値、すなわちZ3＝Z4である。
以上が上記この考案の一実施例の構成であるが、
次にその動作について説明する。
第４図は第３図に示す２線４線変換回路の送話
系の等価回路を示す図で、差動増幅器Anp2の入
力端子をブリツジ回路のａ，ｃ端子に直接接続し
た場合を示す。同図において、e0〜e3は各部の電
圧、OSCは送話側発振器である。各部の電圧e0〜
e2は e2＝｜Z3／Z1＋Z3｜×e0 e1＝０ となり、差動増幅器Anp2の出力電圧e3は、 e3＝e2−e1＝e2 となる。
系の等価回路を示す図で、差動増幅器Anp2の入
力端子をブリツジ回路のａ，ｃ端子に直接接続し
た場合を示す。同図において、e0〜e3は各部の電
圧、OSCは送話側発振器である。各部の電圧e0〜
e2は e2＝｜Z3／Z1＋Z3｜×e0 e1＝０ となり、差動増幅器Anp2の出力電圧e3は、 e3＝e2−e1＝e2 となる。
一方、可変抵抗器P3，P4の位置を考慮したと
きのインピーダンスZ3とインピーダンスZ4の関係
は第５図に示すようになり、差動増幅器Anp2の
入力となる可変抵抗器P3の出力電圧e′2及び可変
抵抗器P4の出力電圧e′1は、 e′1＝０ e′2＝e4＋e5 となり、差動増幅器Anp2の出力電圧は、 e′3＝e′2−e′1＝e′2＝e4＋e5 となる。
きのインピーダンスZ3とインピーダンスZ4の関係
は第５図に示すようになり、差動増幅器Anp2の
入力となる可変抵抗器P3の出力電圧e′2及び可変
抵抗器P4の出力電圧e′1は、 e′1＝０ e′2＝e4＋e5 となり、差動増幅器Anp2の出力電圧は、 e′3＝e′2−e′1＝e′2＝e4＋e5 となる。
次に、第６図は第３図に示す２線４線変換回路
の受話系の等価回路を示す図で、差動増幅器
Anp2の入力端子をブリツジ回路のａ，ｃ端子に
直接接続した場合を示す。同図において、e0〜e4
は各部の電圧、OSCは受話側発振器を示す。各
部分の電圧e0〜e3は e0＝e1（増幅器Anp1の増幅率は０（dB）） e2＝｜Z1／Z1＋Z3｜×e1 e3＝｜Z2／Z2＋Z4｜×e1 となり、差動増幅器Anp2の出力電圧e4は、 e4＝e3−e2 となる。
の受話系の等価回路を示す図で、差動増幅器
Anp2の入力端子をブリツジ回路のａ，ｃ端子に
直接接続した場合を示す。同図において、e0〜e4
は各部の電圧、OSCは受話側発振器を示す。各
部分の電圧e0〜e3は e0＝e1（増幅器Anp1の増幅率は０（dB）） e2＝｜Z1／Z1＋Z3｜×e1 e3＝｜Z2／Z2＋Z4｜×e1 となり、差動増幅器Anp2の出力電圧e4は、 e4＝e3−e2 となる。
ここでブリツジの平衡条件Z1／Z3＝Z2／Z4より、
e2＝e3
となり、
e4＝０
となる。
したがつて、受話側発振器OSCの信号が送信
端子4W−Ｔ側に廻り込むことはない。
端子4W−Ｔ側に廻り込むことはない。
一方、可変抵抗器P3とP4の位置を考慮したZ3
とZ4の関係は第７図に示すようになり、差動増幅
器Anp2の入力となる可変抵抗器P3の出力e′2及び
可変抵抗器P4の出力電圧e′3は、上記よりe2＝e3で
あるから e′2＝e1−（e5＋e6） e′3＝e1−（e7＋e8） ここでe5＋e6＝e7＋e8の条件より e′2＝e′3 となり、 e′4＝０ となる。
とZ4の関係は第７図に示すようになり、差動増幅
器Anp2の入力となる可変抵抗器P3の出力e′2及び
可変抵抗器P4の出力電圧e′3は、上記よりe2＝e3で
あるから e′2＝e1−（e5＋e6） e′3＝e1−（e7＋e8） ここでe5＋e6＝e7＋e8の条件より e′2＝e′3 となり、 e′4＝０ となる。
また、e′4＝０になることによつて受信端子４
Ｗ−Ｒから送信端子４Ｗ−Ｔへ音声信号の廻り込
みがなくなる。
Ｗ−Ｒから送信端子４Ｗ−Ｔへ音声信号の廻り込
みがなくなる。
次に上記実施例の４線の送話音声信号の減衰ひ
ずみの補正について説明する。第８図は送話系の
等価回路を示す図であり、第９図は第８図のＡ，
Ｂ，Ｃ点に可変抵抗器P3の位置がある時の減衰
特性図である。
ずみの補正について説明する。第８図は送話系の
等価回路を示す図であり、第９図は第８図のＡ，
Ｂ，Ｃ点に可変抵抗器P3の位置がある時の減衰
特性図である。
２線側の等価条件として、R0は電話機の公称
インピーダンス、受話側発振器OSCのレベルは
電話機の送話レベル相当とし、受話側発振器
OSCの送出レベルは一定とする。
インピーダンス、受話側発振器OSCのレベルは
電話機の送話レベル相当とし、受話側発振器
OSCの送出レベルは一定とする。
可変抵抗器P3はＡ点に近い場合はコンデンサ
C3によつて高域の周波数の減衰が増加し減衰特
性は第９図のＡに示すカーブを描く。逆に可変抵
抗器P3がＢ点に近い場合は同様にコンデンサC3
によつて低域の周波数が減衰され、第９図のＢに
示すような特性となる。そこで可変抵抗器P3を
調整するとＣ点ではほぼ一定のレベルとすること
ができる。このように上記実施例では減衰ひずみ
の補正をブリツジを構成する第１のインピーダン
ス回路の可変抵抗器P3の中間点を移動して行う
ようにしたので、別部品による補正の場合に比較
してバラツキがなくなると同時に部品点数の少な
くすることができる。
C3によつて高域の周波数の減衰が増加し減衰特
性は第９図のＡに示すカーブを描く。逆に可変抵
抗器P3がＢ点に近い場合は同様にコンデンサC3
によつて低域の周波数が減衰され、第９図のＢに
示すような特性となる。そこで可変抵抗器P3を
調整するとＣ点ではほぼ一定のレベルとすること
ができる。このように上記実施例では減衰ひずみ
の補正をブリツジを構成する第１のインピーダン
ス回路の可変抵抗器P3の中間点を移動して行う
ようにしたので、別部品による補正の場合に比較
してバラツキがなくなると同時に部品点数の少な
くすることができる。
第１０図はこの考案の他の実施例を示す図で構
内交換機２の局の交換機３側の２線４線変換回路
（第１図の２線４線変換回路９）の回路図である。
同図において×は切断箇所であり、線路条件の変
つた時に切断してパツド回路PADをブリツジ回
路に挿入する。切断箇所×を切断したパツド回路
PADを挿入するのは、構内交換機２が局の交換
機３に接続されるまでに線路損失があり、トラン
スの１次側tr1をみたときのインピーダンスZ1が
変化するため、ブリツジ回路の平衡がとれないの
で、×の箇所を切断してパツド回路PADを挿入
し、Z1＋（パツド回路PADのインピーダンス）と
することにより、常に、Z1＋（パツド回路PADの
インピーダンス）＝Z3としてブリツジ回路の平衡
をとるためである。ここでインピーダンスZ2とZ4
は抵抗R2，R4のみで構成される。抵抗のみで良
い理由は、Z3が局の交換機３の平衡回路網BNと
整合がとれ、しかもZ1＝Z3であれば、 Z1／Z2＝Z2／Z4より、１／１＝R2／R4 となりR2＝R4としてブリツジの平衡がとれる
ため、抵抗だけで良いことになる。
内交換機２の局の交換機３側の２線４線変換回路
（第１図の２線４線変換回路９）の回路図である。
同図において×は切断箇所であり、線路条件の変
つた時に切断してパツド回路PADをブリツジ回
路に挿入する。切断箇所×を切断したパツド回路
PADを挿入するのは、構内交換機２が局の交換
機３に接続されるまでに線路損失があり、トラン
スの１次側tr1をみたときのインピーダンスZ1が
変化するため、ブリツジ回路の平衡がとれないの
で、×の箇所を切断してパツド回路PADを挿入
し、Z1＋（パツド回路PADのインピーダンス）と
することにより、常に、Z1＋（パツド回路PADの
インピーダンス）＝Z3としてブリツジ回路の平衡
をとるためである。ここでインピーダンスZ2とZ4
は抵抗R2，R4のみで構成される。抵抗のみで良
い理由は、Z3が局の交換機３の平衡回路網BNと
整合がとれ、しかもZ1＝Z3であれば、 Z1／Z2＝Z2／Z4より、１／１＝R2／R4 となりR2＝R4としてブリツジの平衡がとれる
ため、抵抗だけで良いことになる。
第１１図もこの考案の他の実施例を示す図で、
第１０図と同様構内交換機２の局の交換機３側の
２線４線変換回路（第１図の２線４線変換回路
９）の回路図である。Z3が抵抗R3のみで、局の
交換機３の平衡回路網BNと整合がとれる場合
は、Z1＝Z2及びR3＝R4としてブリツジ回路の平
衡をとる。また、上記第１０図に示す実施例と同
様、局の交換機３に接続されるまでの線路損失を
考慮して×箇所を切断してパツド回路PADを挿
入する。
第１０図と同様構内交換機２の局の交換機３側の
２線４線変換回路（第１図の２線４線変換回路
９）の回路図である。Z3が抵抗R3のみで、局の
交換機３の平衡回路網BNと整合がとれる場合
は、Z1＝Z2及びR3＝R4としてブリツジ回路の平
衡をとる。また、上記第１０図に示す実施例と同
様、局の交換機３に接続されるまでの線路損失を
考慮して×箇所を切断してパツド回路PADを挿
入する。
以上、この考案の電子ハイブリツド回路を電話
回線における２線４線変換回路として説明した
が、特定のインピーダンス、特に複素インピーダ
ンス回路網において信号の特定方向における結合
及び分離を行なう場合のハイブリツド回路として
使用できることはいうまでもない。
回線における２線４線変換回路として説明した
が、特定のインピーダンス、特に複素インピーダ
ンス回路網において信号の特定方向における結合
及び分離を行なう場合のハイブリツド回路として
使用できることはいうまでもない。
［考案の効果］
以上説明したように、本考案の電子ハイブリツ
ド回路は複素インピーダンスによりブリツジ回路
を構成し、特に、第１のインピーダンス回路と、
第３のインピーダンス回路の中間点の信号を選択
して出力するための可変抵抗器を設けているの
で、複素インピーダンス素子と減衰歪みを補正す
る素子を兼用しているこの可変抵抗器によつて線
路の減衰歪、特に高域周波数レベルの低下を補正
すると共に、ブリツジの整合条件を満たすことが
可能になり、鳴音の発生を防止し、かつ同時に信
号歪を補正することができるという優れた効果が
ある。
ド回路は複素インピーダンスによりブリツジ回路
を構成し、特に、第１のインピーダンス回路と、
第３のインピーダンス回路の中間点の信号を選択
して出力するための可変抵抗器を設けているの
で、複素インピーダンス素子と減衰歪みを補正す
る素子を兼用しているこの可変抵抗器によつて線
路の減衰歪、特に高域周波数レベルの低下を補正
すると共に、ブリツジの整合条件を満たすことが
可能になり、鳴音の発生を防止し、かつ同時に信
号歪を補正することができるという優れた効果が
ある。
また、歪補正を別部品で行なう必要がないの
で、従来の電子ハイブリツド回路に比較して安価
になり、特に、トランスによる不整合も本考案の
電子ハイブリツド回路によつて補正できるから、
従来のHYBトランスに比較しトランスを安価に
製造できる等の極めて優れた効果を有する。
で、従来の電子ハイブリツド回路に比較して安価
になり、特に、トランスによる不整合も本考案の
電子ハイブリツド回路によつて補正できるから、
従来のHYBトランスに比較しトランスを安価に
製造できる等の極めて優れた効果を有する。
第１図は電話回路系統を示す図、第２図は従来
の２線４線変換回路図、第３図はこの考案の一実
施例を示す変換回路図、第４図、第５図ははその
送話系の等価回路図、第６図、第７図は同じく受
話系の等価回路図、第８図は減衰補正を説明する
ための等価回路図、第９図は減衰特性を示す図、
第１０図、第１１図は他の実施例を示す回路図で
ある。 図中、Ｔはトランス、Z1〜Z4はインピーダン
ス、Anp1は増幅器、Anp2は差動増幅器、C2，C3，
C4はコンデンサ、R2，R3，R4は抵抗、P3，P4は
可変抵抗器、PADはパツド回路である。
の２線４線変換回路図、第３図はこの考案の一実
施例を示す変換回路図、第４図、第５図ははその
送話系の等価回路図、第６図、第７図は同じく受
話系の等価回路図、第８図は減衰補正を説明する
ための等価回路図、第９図は減衰特性を示す図、
第１０図、第１１図は他の実施例を示す回路図で
ある。 図中、Ｔはトランス、Z1〜Z4はインピーダン
ス、Anp1は増幅器、Anp2は差動増幅器、C2，C3，
C4はコンデンサ、R2，R3，R4は抵抗、P3，P4は
可変抵抗器、PADはパツド回路である。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ２線回路と、入力線及び出力線が個別に形成
されている４線回路と、前記２線回路の負荷に
１次側が接続されているトランスと、前記トラ
ンスの２次側に前記２線回路側からみて整合を
とるための第１のインピーダンス回路（Z3）
と、前記２線回路の負荷を２次側に変換したイ
ンピーダンスと等価なインピーダンスの第２の
インピーダンス回路（Z2）と、前記第１、第２
のインピーダンス回路と前記トランスの２次側
との平衡条件を満足する第３のインピーダンス
回路（Z4）とを接続してブリツジ回路を構成
し；前記２線回路からの信号を前記第１のイン
ピーダンス回路（Z3）の中間と、第３のインピ
ーダンス回路（Z4）の中間から前記出力線に送
出し；前記入力線からの信号を前記第１及び第
３のインピーダンス回路（Z3，Z4）の接続点
と、前記トランスの２次側と前記第２のインピ
ーダンス回路の接続点間へ入力する電子ハイブ
リツド回路において、前記電子ハイブリツド回
路がトランス、コンデンサおよび抵抗からなる
複素インピーダンスで整合および終端されてお
り、前記第１のインピーダンス回路（Z3）と前
記第３のインピーダンス回路（Z4）で複素イン
ピーダンスの一部である前記抵抗を可変抵抗器
とし、その中間点から分圧された出力を取り出
すことにより、減衰歪の補正を行うことを特徴
とする電子ハイブリツド回路。 (2) 前記第１のインピーダンス回路（Z3）に２線
回路の線路抵抗に応じてブリツジ回路の平衡を
調整するためのパツド回路を有していることを
特徴とする実用新案登録請求の範囲第(1)項記載
の電子ハイブリツド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2848789U JPH033009Y2 (ja) | 1989-03-15 | 1989-03-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2848789U JPH033009Y2 (ja) | 1989-03-15 | 1989-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01159437U JPH01159437U (ja) | 1989-11-06 |
| JPH033009Y2 true JPH033009Y2 (ja) | 1991-01-25 |
Family
ID=31251894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2848789U Expired JPH033009Y2 (ja) | 1989-03-15 | 1989-03-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH033009Y2 (ja) |
-
1989
- 1989-03-15 JP JP2848789U patent/JPH033009Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01159437U (ja) | 1989-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822426A (en) | Balanced hybrid circuit | |
| US4192978A (en) | Operational amplifier hybrid system | |
| US3530260A (en) | Transistor hybrid circuit | |
| USRE35901E (en) | Solid state isolation device using opto-isolators | |
| US4203009A (en) | Unbalanced/balanced converter circuits | |
| US6925171B2 (en) | Universal impedance matching network for the subscriber line integrated circuits | |
| US4331842A (en) | Voice frequency repeater and term sets and other circuits therefor | |
| WO2003094283A2 (en) | Full duplexing for power line data communications | |
| GB2032733A (en) | Transmission bridges | |
| US4178569A (en) | Hybrid for two-wire full-duplex transmission of digital signals | |
| JPH033009Y2 (ja) | ||
| JPS5816782B2 (ja) | 電話器用送受信回路 | |
| US3987253A (en) | Hybrid coupling for telecommunication system | |
| US4758822A (en) | Bidirectional amplifier | |
| JPS5979644A (ja) | 電子ハイブリツド回路 | |
| US3904838A (en) | Two-wire, bi-directional voice frequency repeater | |
| EP1089450B1 (en) | Telephone line interface circuit | |
| US4358644A (en) | Bilateral current source for a multi-terminal intercom | |
| JPH03816B2 (ja) | ||
| JPS6230546B2 (ja) | ||
| JP3494468B2 (ja) | ハイブリッド回路及びこれを用いた装置 | |
| JPS6214734Y2 (ja) | ||
| JP2744033B2 (ja) | 交換装置 | |
| WO1983001162A1 (en) | Electronic terminator circuit | |
| JPH0425264A (ja) | ２線―４線変換回路 |