JPH01243533A - ひょうたん形の突起電極を有するフリップチップ - Google Patents

ひょうたん形の突起電極を有するフリップチップ

Info

Publication number
JPH01243533A
JPH01243533A JP63069535A JP6953588A JPH01243533A JP H01243533 A JPH01243533 A JP H01243533A JP 63069535 A JP63069535 A JP 63069535A JP 6953588 A JP6953588 A JP 6953588A JP H01243533 A JPH01243533 A JP H01243533A
Authority
JP
Japan
Prior art keywords
bump
gourd
chip
shaped
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63069535A
Other languages
English (en)
Inventor
Koji Kaneda
好司 金田
Tetsuji Obara
哲治 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63069535A priority Critical patent/JPH01243533A/ja
Publication of JPH01243533A publication Critical patent/JPH01243533A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明はフリップチップに関し、特に、当該チップの突
起電極(バンプ)形状に特長をもたせたプリップチップ
に関する。
〔従来の技術〕
フリップチップのバンプ形状はその上面から見て一般に
真円の場合が多い。
しかるに、このようなバンプを接続端子としてフリップ
チップを基板に接合した場合、基板材料とフリップチッ
プ材料との熱膨張係数差に基づく熱歪により、当該バン
プが熱により亀裂などが生じ、フリップチップと基板と
の間に断線が生じ易いという難点がある。
そこで、当該パンツ形状を真円でなく長円とすることが
提案さnている。
すなわち、長円とすることにより、真円に比してその長
手方向の剪断力が強くなり、熱歪に対する強度が向上す
る。
しかし、バンブ形状が真円でなく長円の場合、真円に比
較してその長手方向の剪断力に対して強くなるが、その
短手方向の剪断力に対してはいぜんとして弱いという欠
点がある。
なお、フリップチップのバンプについて述べた特許の例
としては特開昭54−73564号公報があげらする。
〔発明が解決しようとする課題〕
本発明は、真円や長円のバンプの欠点を改善し、従来に
比して熱歪に対する強度を向上することのできる技術を
提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明では、そのバンプ形状をその全体を長円としつつ
さらに、その中央部に溝みをもたせ例えばひょうたん形
とした。
〔作用〕
このように、全体が長円になっているので、長手方向に
対する剪断力が強いという長円の利点を生かすことがで
き、さらに、中央部がくびれひょうたん形になっている
ので短手方向の剪断力も強化され、さらに、その中央部
においてバングと基板とのなす角度が長円の場合に比し
て大となり、当該角度に比例して剪断力に対する強度が
高められるので、長円に比してより一層熱歪に対する強
度が向上し、バンプの信頼性を高めることができる。
〔実施例〕
次に、不発明の実施例を図面に基づいて説明する。
第8図は本発明のフリップチップの一例を示す平面図(
上面図)で、同図に示すように、ブリップチップ10表
面には基盤目様に複数のひょうたん形をしたバンプ2が
配設されている。
第5図はその要部斜視図で、第6図に示す従来の長円形
状のバンプ2や第1図に示す従来の半球状の真円バンプ
2と対比される。
第1図は本発明のひょうたん形バンブ2の第5図I−I
線に沿う横断面図で、また、第3図は、従来例を示す長
円形状のバンプの第6図■−■線に沿う横断面図である
第3図と第1図との対比から明らかなように、本発明の
バンプ2は、長円形状のバンプの中央部において内側に
向けて溝み3を設け、全体をひょうたん形にしている。
従って、その長手方向の長さは第3図と同じょうになっ
ているが、その短手方向は第3図に示すものに比して短
くなっている。
第2図および第4図は、その短手方向においてそれぞれ
I−1線およびIV−IV線に沿い切断した断面図で第
2図および第4図にて、4は基板を示す。
第10図はフリップチップを用いた半導体装置の一例断
面図で、この装置(マルチチップモジュール)は例えば
次のようにして製造することができる。すなわち、まず
、SiC基板5にSiC配線基板接着用パッドのメタラ
イゼーシ嘗ンを施し、封止用ガラス6でリード7とLラ
イト・フランジ8を接着する。あらかじめ、複数のフリ
ップチップ1をフェイスダウンボンディングしたSt配
線基板4をSiC基板5上の上記パッドにハンダ付けす
る。Si配線基板4上の端子とり−ド7をワイヤボンデ
ィングにより接続後、アルミナ・キャップ9を接着する
。最後にA1フィン10を接着する。
本発明のごとく、バンプ2にその中央部に溝み3を設け
ることにより、第1図に示すように二つの島状部が形成
される。このバンプ形状のために、フリップチップ1を
Si配線基板4などの基板にマウントする際の溶融した
ハンダ(バンプは例工ばハンダバンプにより構成される
)の表面張力によってバンプ2の溝み3の断面形状は第
2図に示すようなものになる。
一方、第4図に示すよ5K、従来の第3図に示すごとき
長円形バンプの断面形状にあっては、円を上下方向から
押しつぶしたような形となる。その為、フリップチップ
1の表面とバンプ2の端面とのなす角度θ′は、本発明
の当該角度θに対し小さいものになる。このように角度
が小さい場合には、横方向の剪断力に対し弱いものにな
る。当該角度はこのように横方向に対する剪断力ひいて
は熱歪に対する強度に比例するので、本発明ではこの長
円バンプの欠点をカバーでき、横方向の剪断力に対し強
度を高めることができた。
第9図は本発明のフリップチップ1の要部断面を示す。
第9図にて、11はデバイス、12は例えばSi0g膜
よりなる絶縁膜、13は例えばA1電極配線よりなる内
部配線、14は例えばSiN膜よりなるデバイス表面保
護膜、15は例えばCr / Cu / A uよりな
るバリヤ金属である。
このバリヤ金属15上のバンプ2は、例えばハンダ(S
n−Pb)により構成される。
本発明のひょうたん形バンプ2は、バンプを蒸着により
形成する際に、そのマスクにあける穴をひょうたん形に
することにより作ることができる。
フリップチップ1は、例えばシリコン単結晶基板から成
り、周知の技術によってこのチップ内には多数の回路素
子が形成され、1つの回路機能が与えられている。回路
素子の具体例は、例えばMOS)ランジスタから成り、
これらの回路素子によって、例えば論理回路およびメモ
リの回路機能が形成されている。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によれば、信頼性の高いバンプな提供することが
できた。
【図面の簡単な説明】
第1図は本発明の実施例を示すバンプの上面図、第2図
は第1図厘−■線に沿う断面図、第3図は従来例を示す
バンプの上面図、第4図は第3図IV−IV線に沿う断
面図、第5図は本発明の実施例を示す要部斜視図、第6
図および第7図はそれぞれ従来例を示す要部斜視図、 第8図は本発明の実施例を示す平面図、第9図は本発明
の実施例を示す断面図、第10図は本発明の実施例を示
す半導体装置の断面図である。 1・・・フリップチップ、2・・・バンプ、3・・・溝
み、4・・・基板(SiC配線基板)、5・・・SiC
基板、6パ・封止用ガラス、7・・・リード、8・・・
フランジ、9・・・キャップ、10・・・フィン、11
・・・デバイス、12・・・絶縁膜、13・・・内部配
線、14山デバイス表面保護膜、15・・・バリヤ金属
。 代理人 弁理士  小 川 勝 男−\第  1  図
        第  2 図/ 第3図   第41 第  5 図 第  6 図         第  7  図第8図 第  9  図

Claims (1)

  1. 【特許請求の範囲】 1、その横断面形状が、中央部において内側に向けて溝
    みを設けた形状の突起電極を有して成るフリップチップ
    。 2、突起電極が、ひょうたん形の形状に構成された特許
    請求の範囲第1項記載のフリップチップ。
JP63069535A 1988-03-25 1988-03-25 ひょうたん形の突起電極を有するフリップチップ Pending JPH01243533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63069535A JPH01243533A (ja) 1988-03-25 1988-03-25 ひょうたん形の突起電極を有するフリップチップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63069535A JPH01243533A (ja) 1988-03-25 1988-03-25 ひょうたん形の突起電極を有するフリップチップ

Publications (1)

Publication Number Publication Date
JPH01243533A true JPH01243533A (ja) 1989-09-28

Family

ID=13405512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63069535A Pending JPH01243533A (ja) 1988-03-25 1988-03-25 ひょうたん形の突起電極を有するフリップチップ

Country Status (1)

Country Link
JP (1) JPH01243533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6163463A (en) * 1996-12-06 2000-12-19 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection

Similar Documents

Publication Publication Date Title
JP3963484B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP3631120B2 (ja) 半導体装置
TWI286829B (en) Chip package
JPH07263587A (ja) 半導体パッケージ
US5962924A (en) Semi-conductor die interconnect
US20050127487A1 (en) Semiconductor package with improved solder joint reliability
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
JPS6038839A (ja) フリツプチツプ型半導体装置
JPH01243533A (ja) ひょうたん形の突起電極を有するフリップチップ
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP3764321B2 (ja) 半導体装置
JP4300432B2 (ja) 電子部品及びその製造方法
US6608387B2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JP4189681B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP2006086541A (ja) 電子部品及び半導体装置
JP2000307016A (ja) 半導体装置、半導体モジュール及びその製造方法
JP2004119550A (ja) 半導体装置およびその製造方法
US6744140B1 (en) Semiconductor chip and method of producing the same
JP2004071906A (ja) 半導体装置
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP4114083B2 (ja) 電子部品及び半導体装置
JP2004327652A (ja) 半導体装置およびその製造方法
JP3801397B2 (ja) 半導体装置の実装基板及び半導体装置実装体
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_