JPH01240004A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH01240004A JPH01240004A JP63064717A JP6471788A JPH01240004A JP H01240004 A JPH01240004 A JP H01240004A JP 63064717 A JP63064717 A JP 63064717A JP 6471788 A JP6471788 A JP 6471788A JP H01240004 A JPH01240004 A JP H01240004A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- stage
- current source
- operational amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003503 early effect Effects 0.000 abstract description 7
- 239000000872 buffer Substances 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45708—Indexing scheme relating to differential amplifiers the LC comprising one SEPP circuit as output stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
演算増幅器、特に交換機等の如く複数種の電源が存在す
る状況の下で使用できる演算増幅器に関し、 入力端子範囲を拡大し、出力振幅を十分とれ、アーリー
効果による動作不安定をなくし、またアイドル電流を小
さくできるという諸利点を備えた演算増幅器を提供する
ことを目的とし、反転入力および非反転入力を備える差
動増幅回路およびこれにバイアス電流を供給する初段定
電流源からなる初段と、該初段の出力を受ける電圧利得
回路およびバイアス電流供給用の次段定電流源からなる
次段と、該次段の出力により駆動されるエミッタホロワ
からなる出力段とからなる演算増幅器であって、前記差
動増幅回路、前記電圧利得回路および前記エミッタホロ
ワは、負の第１電源とグランドの間に接続し、前記初段
定電流源および次段定電流源は、正の第２電源と、グラ
ンドの間に接続するように構成する。
る状況の下で使用できる演算増幅器に関し、 入力端子範囲を拡大し、出力振幅を十分とれ、アーリー
効果による動作不安定をなくし、またアイドル電流を小
さくできるという諸利点を備えた演算増幅器を提供する
ことを目的とし、反転入力および非反転入力を備える差
動増幅回路およびこれにバイアス電流を供給する初段定
電流源からなる初段と、該初段の出力を受ける電圧利得
回路およびバイアス電流供給用の次段定電流源からなる
次段と、該次段の出力により駆動されるエミッタホロワ
からなる出力段とからなる演算増幅器であって、前記差
動増幅回路、前記電圧利得回路および前記エミッタホロ
ワは、負の第１電源とグランドの間に接続し、前記初段
定電流源および次段定電流源は、正の第２電源と、グラ
ンドの間に接続するように構成する。
本発明は演算増幅器、特に交換機等の如く複数種の電源
が存在する状況の下で使用できる演算増幅器に関する。
が存在する状況の下で使用できる演算増幅器に関する。
例えば時分割交換機の加入者回路やトランク回路におい
ては、近年これら回路の電子化が進み、演算増幅器（以
下、オペアンプとも称す）等を多用して、従来のコイノ
ペ トランス等の電磁部品までも半導体回路で置き換え
るようになった。この場合、加入者の電話機にはこれま
でどおり通話電流を供給しなければならないから、従来
のインタフェース条件はそのまま維持しなければならな
い。
ては、近年これら回路の電子化が進み、演算増幅器（以
下、オペアンプとも称す）等を多用して、従来のコイノ
ペ トランス等の電磁部品までも半導体回路で置き換え
るようになった。この場合、加入者の電話機にはこれま
でどおり通話電流を供給しなければならないから、従来
のインタフェース条件はそのまま維持しなければならな
い。
すなわち、電源電圧が一４８Ｖという、電子回路にとっ
てはかなり高い電圧環境下に置かれることになる。本発
明は、このような汎用とは異なる電圧環境下で動作する
のに適したオペアンプについて言及する。
てはかなり高い電圧環境下に置かれることになる。本発
明は、このような汎用とは異なる電圧環境下で動作する
のに適したオペアンプについて言及する。
第５図は従来の演算増幅器の一例示す図である。
本図において、オペアンプ１０は概略初段１１と次段（
ｓｅｃｏｎｄ ｓｔａｇｅ） １２と出力段１３とか
ら構成される。次段は一段のみとは限らず数段ある場合
もある。初段１１は、人力信号を反転入力ＩＮ（−）お
よび非反転入力（＋）に受ける差動増幅回路１４からな
る。差動増幅回路１４はエミッタ相互を共通接続したＰ
ＮＰトランジスタＱｌ。
ｓｅｃｏｎｄ ｓｔａｇｅ） １２と出力段１３とか
ら構成される。次段は一段のみとは限らず数段ある場合
もある。初段１１は、人力信号を反転入力ＩＮ（−）お
よび非反転入力（＋）に受ける差動増幅回路１４からな
る。差動増幅回路１４はエミッタ相互を共通接続したＰ
ＮＰトランジスタＱｌ。
Ｑ２と、出力取出しのためのアクティブロード（能動負
荷）を形成するトランジスタＱ３．Ｑ４とからなる。ま
た、この初段１１内にはバイアス電流供給のための初段
定電流源１５が含まれる。
荷）を形成するトランジスタＱ３．Ｑ４とからなる。ま
た、この初段１１内にはバイアス電流供給のための初段
定電流源１５が含まれる。
初段１１の出力は次段１２に供給され、電圧利得回路１
６に供給される。電圧利得回路１６はダーリントン接続
のＮＰＮトランジスタＱ５．Ｑ６と、位相補償用のコン
デンサＣ１からなる。また次段１２内にはバイアス電流
供給のための次段定電流源１７が含まれる。
６に供給される。電圧利得回路１６はダーリントン接続
のＮＰＮトランジスタＱ５．Ｑ６と、位相補償用のコン
デンサＣ１からなる。また次段１２内にはバイアス電流
供給のための次段定電流源１７が含まれる。
出力段１３はＮＰＮトランジスタＱ７とＰＮＰトランジ
スタＱ８を有するエミッタホロワ１８からなり、次段１
２の出力によって出力信号を生成する。○ＵＴがその出
力端である。出力信号にクロスオーバ歪が現れるのを防
ぐため、次段１２内にダイオードＤ１およびＤ２が設け
られている。
スタＱ８を有するエミッタホロワ１８からなり、次段１
２の出力によって出力信号を生成する。○ＵＴがその出
力端である。出力信号にクロスオーバ歪が現れるのを防
ぐため、次段１２内にダイオードＤ１およびＤ２が設け
られている。
なお、トランジスタＱ７．Ｑ８の定常的な電流は、ダイ
オードＤｉ、Ｄ２のエミッタ面積とトランジスタＱ７・
Ｑ８のエミッタ面積の比を適当に設定して決める。
オードＤｉ、Ｄ２のエミッタ面積とトランジスタＱ７・
Ｑ８のエミッタ面積の比を適当に設定して決める。
このオペアンプ１０は、グランドＧＮＤに対し負の電圧
を有する電源ＶＢＢにより駆動される。このＶＢＢは、
既述の如く交換機内にあっては一４８Ｖであり、汎用の
オペアンプが３６Ｖ位で駆動されることから、この種の
オペアンプ１０は市販のものが余りなく、コスト高にも
なる。
を有する電源ＶＢＢにより駆動される。このＶＢＢは、
既述の如く交換機内にあっては一４８Ｖであり、汎用の
オペアンプが３６Ｖ位で駆動されることから、この種の
オペアンプ１０は市販のものが余りなく、コスト高にも
なる。
第６図は演算増幅器１０をさらに詳しく示す図であり、
特に初段定電流源１５と次段定電流源１７を具体的に示
している。すなわち、これら定電流源は一般的な電流ミ
ラー回路で構成されており、トランジスタＱ９．ＱＩＯ
およびダイオード接続されたトランジスタＱｌｌと、抵
抗Ｒ１゜Ｒ２，Ｒ３およびＲ４からなる。
特に初段定電流源１５と次段定電流源１７を具体的に示
している。すなわち、これら定電流源は一般的な電流ミ
ラー回路で構成されており、トランジスタＱ９．ＱＩＯ
およびダイオード接続されたトランジスタＱｌｌと、抵
抗Ｒ１゜Ｒ２，Ｒ３およびＲ４からなる。
前述した従来のオペアンプ１０によると、入力の電圧範
囲が狭いという第１の問題がある。すなわち、オペアン
プ１０において、初段定電流源１５の動作電圧とトラン
ジスタＱ１のベース−エミッタ電圧ＶＢＥとにより、グ
ランドＧＮＤより１．５Ｖ程度（−ＶＲＩ ＋ＶＣＥ９
＋ ＶＩＩＥ＋）低いレベルの人力信号でないと正常
な動作が期待できない。
囲が狭いという第１の問題がある。すなわち、オペアン
プ１０において、初段定電流源１５の動作電圧とトラン
ジスタＱ１のベース−エミッタ電圧ＶＢＥとにより、グ
ランドＧＮＤより１．５Ｖ程度（−ＶＲＩ ＋ＶＣＥ９
＋ ＶＩＩＥ＋）低いレベルの人力信号でないと正常
な動作が期待できない。
ただし、Ｖ Ｒｌは抵抗Ｒ１の電圧降下、Ｖ ＣＥ ９
はトランジスタＱ９のコレクターエミッタ電圧、ＶＢＥ
ＩはトランジスタＱ１のベース−エミッタ電圧である。
はトランジスタＱ９のコレクターエミッタ電圧、ＶＢＥ
ＩはトランジスタＱ１のベース−エミッタ電圧である。
またこの従来のオペアンプ１０によると、出力段１３か
らの出力信号が、ＧＮＤより１．０Ｖ程度（＝ ＶＲ２
＋ ＶＣＥＩＯ＋ ＶＢＥ７）下がったレベルまでしか
上がらない、という第２の問題がある。ただし、ＶＲ２
は抵抗Ｒ２の電圧降下、Ｖ ＣＥ Ｉ。はトランジスタ
ＱＩＯのコレクターエミッタ電圧、ＶＢＥ７ はトラン
ジスタＱ７のベース−エミッタ電圧である。
らの出力信号が、ＧＮＤより１．０Ｖ程度（＝ ＶＲ２
＋ ＶＣＥＩＯ＋ ＶＢＥ７）下がったレベルまでしか
上がらない、という第２の問題がある。ただし、ＶＲ２
は抵抗Ｒ２の電圧降下、Ｖ ＣＥ Ｉ。はトランジスタ
ＱＩＯのコレクターエミッタ電圧、ＶＢＥ７ はトラン
ジスタＱ７のベース−エミッタ電圧である。
さらにまたこのオペアンプ１０によると、アーリー効果
を受けて回路動作が不安定になるという第３の問題があ
る。すなわち、オペアンプ１０の動作範囲がＧＮＤ
ＶＢＢとかなり広いことから、初段１１内のトランジス
タＱ９のコレクターエミッタ電圧は大きく変動する。こ
こに、コレクターエミッタ電圧が大きく変動すると、ト
ランジスタＱ９のｈＦＥが変動する（アーリー効果）。
を受けて回路動作が不安定になるという第３の問題があ
る。すなわち、オペアンプ１０の動作範囲がＧＮＤ
ＶＢＢとかなり広いことから、初段１１内のトランジス
タＱ９のコレクターエミッタ電圧は大きく変動する。こ
こに、コレクターエミッタ電圧が大きく変動すると、ト
ランジスタＱ９のｈＦＥが変動する（アーリー効果）。
これは前記ミラー回路（定電流源１５．１７）のミラー
比がずれたことと等価であり、初段１１のバイアス電流
はオペアンプの動作電圧により変動し、動作が不安定に
なる。
比がずれたことと等価であり、初段１１のバイアス電流
はオペアンプの動作電圧により変動し、動作が不安定に
なる。
またこのオペアンプ１０はアイドル電流が大きいという
第４の問題がある。アイドル電流とはオペアンプ１０の
動作非動作に拘らず常にオペアンプ１０内に流れる電流
であり、初段１１の定電流源１５、次段１２の定電流源
１７および出力段１３に流れる電流の各電流がある。こ
の出力段１３の電流は、トランジスタＱ７．Ｑ８とダイ
オードＤｉ、Ｄ２の素子構造で決まる。
第４の問題がある。アイドル電流とはオペアンプ１０の
動作非動作に拘らず常にオペアンプ１０内に流れる電流
であり、初段１１の定電流源１５、次段１２の定電流源
１７および出力段１３に流れる電流の各電流がある。こ
の出力段１３の電流は、トランジスタＱ７．Ｑ８とダイ
オードＤｉ、Ｄ２の素子構造で決まる。
本発明は入力端子範囲を拡大し、出力振幅を十分とれ、
アーリー効果による動作不安定をなくし、またアイドル
電流を小さくできるという諸利点を備えた演算増幅器を
提供することを目的とする。
アーリー効果による動作不安定をなくし、またアイドル
電流を小さくできるという諸利点を備えた演算増幅器を
提供することを目的とする。
第１図は本発明に基づく演算増幅器の原理構成を示す図
である。なお、既述の構成要素と同様のものには同一の
参照番号または記号を付して示す。
である。なお、既述の構成要素と同様のものには同一の
参照番号または記号を付して示す。
まず本発明は、交換機等の如く、負の電圧を供給する第
１電源ＶＢＢのみならず、正の電圧を供給する第２電源
Ｖ。０を有する条件下で使用されることが前提である。
１電源ＶＢＢのみならず、正の電圧を供給する第２電源
Ｖ。０を有する条件下で使用されることが前提である。
ＶＢＢは前述の一４８Ｖであり、ＶＣＣは例えば論理回
路用の＋５Ｖである。
路用の＋５Ｖである。
初段１１の初段定電流源１５はＶ。０とＧＮＤで動作せ
しめられる。また次段１２の次段定電流源１７もＶ。０
とＧＮＤで動作せしめられる。一方、初段１１および次
段１２内にそれぞれ含まれる差動増幅回路１４および電
圧利得回路１６はＧＮＤとＶＢＩＩで動作せしめられる
。出力段１３は従来とかわらない。
しめられる。また次段１２の次段定電流源１７もＶ。０
とＧＮＤで動作せしめられる。一方、初段１１および次
段１２内にそれぞれ含まれる差動増幅回路１４および電
圧利得回路１６はＧＮＤとＶＢＩＩで動作せしめられる
。出力段１３は従来とかわらない。
まず入力の電圧範囲はＧＮＤより僅かにレベルダウンし
たところまで引き上げられる。
たところまで引き上げられる。
また出力振幅もＧＮＤより僅かにレベルダウンしたとこ
ろまで引き上げられる（後述）。
ろまで引き上げられる（後述）。
さらに初段定電流源１５に含まれるバッファ機能（後述
）によりアーリー効果を受けにくくする。
）によりアーリー効果を受けにくくする。
さらにまたアイドル流源がＶＣＣから生成されるので（
Ｖｃｃ＜ ｌ ＶＲＩＩ ｌ ） 、電圧が１／１０程
度になるためアイドル電力は小さくなる。
Ｖｃｃ＜ ｌ ＶＲＩＩ ｌ ） 、電圧が１／１０程
度になるためアイドル電力は小さくなる。
第２図は本発明に基づく一実施例を示す図であり、定電
流源１５にはベース接地されたＰＮＰ トランジスタＱ
２１が接続され、定電流源１７にはベース接地されたＰ
ＮＰ トランジスタＱ２２がそれぞれ設けられ、電圧バ
ッファとして働く。これによりオペアンプの動作点の移
動によるアーリー効果を受けることがない。このような
トランジスタＱ２１およびＱ２２を設けても、定電流源
１５および１７からの電流は、それぞれトラフジ３夕Ｑ
２１およびＱ２２の各ベース電流による減少分を除き、
全て差動増幅回路１４および電圧利得回路１６に供給さ
れる。
流源１５にはベース接地されたＰＮＰ トランジスタＱ
２１が接続され、定電流源１７にはベース接地されたＰ
ＮＰ トランジスタＱ２２がそれぞれ設けられ、電圧バ
ッファとして働く。これによりオペアンプの動作点の移
動によるアーリー効果を受けることがない。このような
トランジスタＱ２１およびＱ２２を設けても、定電流源
１５および１７からの電流は、それぞれトラフジ３夕Ｑ
２１およびＱ２２の各ベース電流による減少分を除き、
全て差動増幅回路１４および電圧利得回路１６に供給さ
れる。
第３図は第２図の定電流源の一例を示す回路図であり、
定電流源１５および１７のいずれにも共通である。図示
するとおり、Ｖ （（とＧＮＤの間にダイオードＤ３と
トランジスタＱ２４、抵抗Ｒ６が接続され、ここに流れ
る電流ｌによってダイオードＤ３の両端に発生した電圧
Ｖ Ｄ ３により、なる定電流が流れる。なお、ダイオ
ードＤ３に代えて、第６図の如く抵抗（Ｒ３）としても
よいが、Ｄ３を用いるとＶ。０から侵入するノイズを減
少させるという効果がもたらされる。
定電流源１５および１７のいずれにも共通である。図示
するとおり、Ｖ （（とＧＮＤの間にダイオードＤ３と
トランジスタＱ２４、抵抗Ｒ６が接続され、ここに流れ
る電流ｌによってダイオードＤ３の両端に発生した電圧
Ｖ Ｄ ３により、なる定電流が流れる。なお、ダイオ
ードＤ３に代えて、第６図の如く抵抗（Ｒ３）としても
よいが、Ｄ３を用いるとＶ。０から侵入するノイズを減
少させるという効果がもたらされる。
第４図は本発明による一応用例を示す図であり、第３図
の定電流源にトランジスタスイッチＳＷをさらに付加し
たものである。スイッチＳＷはトランジスタＱ２５と抵
抗Ｒ７，Ｒ８から構成されており、定電流■、をこのス
イッチＳＷによりオン。
の定電流源にトランジスタスイッチＳＷをさらに付加し
たものである。スイッチＳＷはトランジスタＱ２５と抵
抗Ｒ７，Ｒ８から構成されており、定電流■、をこのス
イッチＳＷによりオン。
オフすることができる。このオン、オフ信号はパワーダ
ウン信号ＰＤであり、ＴＴＬレベルの論理人力である。
ウン信号ＰＤであり、ＴＴＬレベルの論理人力である。
これはオペアンプにＶＣＣを導入したことにより可能と
なる。かくして、オペアンプ１０を一時的に非駆動にす
ることもできる。
なる。かくして、オペアンプ１０を一時的に非駆動にす
ることもできる。
（１）まず人力の電圧範囲が拡大する。第２図によれば
、入力信号がＧＮＤから約−０，２Ｖのレベルに達して
も動作可能である。すなわち、ＩＮ（−）の人力はＧＮ
Ｄに対し、Ｖ！ｌＥ２ ＶＣＥ２１−Ｖ Ｂ Ｅ Ｉ
であり、Ｖ １１！！２１ ！＝、ＶＢＥＩ とする
と、人力＝Ｖ ｃ ｐ□１となり、トランジスタＱ２１
がほぼ飽和直前のレベルまで動作できる。ＩＮ（＋）も
同様である。なお、Ｖ ＣＥはトランジスタのコレクタ
ーエミッタ電圧、ＶＢ、はトランジスタのベース−エミ
ッタ電圧であり、それぞれに付された数字はトランジス
タの参照番号を示す。
、入力信号がＧＮＤから約−０，２Ｖのレベルに達して
も動作可能である。すなわち、ＩＮ（−）の人力はＧＮ
Ｄに対し、Ｖ！ｌＥ２ ＶＣＥ２１−Ｖ Ｂ Ｅ Ｉ
であり、Ｖ １１！！２１ ！＝、ＶＢＥＩ とする
と、人力＝Ｖ ｃ ｐ□１となり、トランジスタＱ２１
がほぼ飽和直前のレベルまで動作できる。ＩＮ（＋）も
同様である。なお、Ｖ ＣＥはトランジスタのコレクタ
ーエミッタ電圧、ＶＢ、はトランジスタのベース−エミ
ッタ電圧であり、それぞれに付された数字はトランジス
タの参照番号を示す。
（２）出力振幅についてみると、第２図において、ＧＮ
Ｄから約−〇、２Ｖのレベルの出力が得られる。
Ｄから約−〇、２Ｖのレベルの出力が得られる。
この−〇、２Ｖは、ＶＢＥ２２ ＶＣＥ２２ Ｖ８
Ｉ！１ に相当する。ただし、ＶＢ＋！２□およびＶ。
Ｉ！１ に相当する。ただし、ＶＢ＋！２□およびＶ。
、２２はトランジスタＱ２２のベース−エミッタ電圧お
よびコレクターエミッタ電圧であり、ＶＩＥ−＋ はト
ランジスタＱ７のベース−エミッタ電圧である。
よびコレクターエミッタ電圧であり、ＶＩＥ−＋ はト
ランジスタＱ７のベース−エミッタ電圧である。
（３）アーリー効果を受けず回路動作が安定する。
（４）アイドル電力を小さくできる。
（５）ＴＴＬレベルでのパワーダウンが簡単にでき、ア
イドル電流のオン、オフコントロールが容易である。
イドル電流のオン、オフコントロールが容易である。
（６）一般的に言えば交換機の加入者回路等ではＧＮＤ
ＶＢ２間で動くオペアンプが有利であり、例えば第
５図においてオペアンプをさらに高耐圧化してＶ。（−
ＶＢ間（約５３Ｖになる）で直に動作させれば、本発明
のオペアンプよりも広い動作範囲の入出力を得られるが
、加入者回路としては、ＧＮＤ ＶＢ２間に動作範囲
が制限された方が、その他の回路との連係上、都合がよ
い。また、トランジスタの耐圧としてｖｃｃ ＶＩＩ
Ｂより低い、耐圧ＧＮＤ−ＶＢＩｌのトランジスタでオ
ペアンプを組むことができる。
ＶＢ２間で動くオペアンプが有利であり、例えば第
５図においてオペアンプをさらに高耐圧化してＶ。（−
ＶＢ間（約５３Ｖになる）で直に動作させれば、本発明
のオペアンプよりも広い動作範囲の入出力を得られるが
、加入者回路としては、ＧＮＤ ＶＢ２間に動作範囲
が制限された方が、その他の回路との連係上、都合がよ
い。また、トランジスタの耐圧としてｖｃｃ ＶＩＩ
Ｂより低い、耐圧ＧＮＤ−ＶＢＩｌのトランジスタでオ
ペアンプを組むことができる。
第１図は本発明に基づく演算増幅器の原理構成を示す図
、 第２図は本発明に基づく一実施例を示す図、第３図は第
２図の定電流源の一例を示す回路図、第４図は本発明に
よる一応用例を余す図、第５図は従来の演算増幅器の一
例を示す図、第６図は演算増幅器ＩＯをさらに詳しく示
す図である。 図において、 １０・・・演算増幅器、 １１・・・初段、１２・・
・次段、 １３・・・出力段、１４・・・差動
増幅回路、１５・・・初段定電流源、１６・・・電圧利
得回路、１７・・・次段定電流源、１８・・・エミッタ
ホロワ、 ＶＢｌｌ・・・負の第１電源、ＶＣＣ・・・正の第２電
源。 とニー一人一一一） −ニー一しｍ−）本発明に基づ
く演算増＠器の原理構成を示す図第１図 １０・・ 演算増幅器 １１・・・初段 １２・・・次段 本発明に基づく一実施例を示す図 第２図の定直流源の一例を示す回路図 第３図 本発明による一応用例を示す図 第４図 演算増幅器１０をさらに詳しく示す図 第６図
、 第２図は本発明に基づく一実施例を示す図、第３図は第
２図の定電流源の一例を示す回路図、第４図は本発明に
よる一応用例を余す図、第５図は従来の演算増幅器の一
例を示す図、第６図は演算増幅器ＩＯをさらに詳しく示
す図である。 図において、 １０・・・演算増幅器、 １１・・・初段、１２・・
・次段、 １３・・・出力段、１４・・・差動
増幅回路、１５・・・初段定電流源、１６・・・電圧利
得回路、１７・・・次段定電流源、１８・・・エミッタ
ホロワ、 ＶＢｌｌ・・・負の第１電源、ＶＣＣ・・・正の第２電
源。 とニー一人一一一） −ニー一しｍ−）本発明に基づ
く演算増＠器の原理構成を示す図第１図 １０・・ 演算増幅器 １１・・・初段 １２・・・次段 本発明に基づく一実施例を示す図 第２図の定直流源の一例を示す回路図 第３図 本発明による一応用例を示す図 第４図 演算増幅器１０をさらに詳しく示す図 第６図
Claims (1)
- 【特許請求の範囲】 １、グランド（ＧＮＤ）に対し負の電圧を供給する第１
電源（Ｖ＿Ｂ＿Ｂ）および正の電圧を供給する第２電源
（Ｖ＿Ｃ＿Ｃ）により駆動され、 反転入力および非反転入力を備える差動増幅回路（１４
）およびこれにバイアス電流を供給する初段定電流源（
１５）からなる初段（１１）と、該初段（１１）の出力
を受ける電圧利得回路（１６）およびバイアス電流供給
用の次段定電流源（１７）からなる次段（１２）と、 該次段（１２）の出力により駆動されるエミッタホロワ
（１８）からなる出力段（１３）とからなる演算増幅器
であって、 前記差動増幅回路（１４）、前記電圧利得回路（１６）
および前記エミッタホロワ（１８）は、前記第１電源（
Ｖ＿Ｂ＿Ｂ）とグランド（ＧＮＤ）の間に接続し、前記
初段定電流源（１５）および次段定電流源（１７）は、
前記第２電源（Ｖ＿Ｃ＿Ｃ）とグランド（ＧＮＤ）の間
に接続することを特徴とする演算増幅器。 ２、前記初段定電流源（１５）の出力側に、ベースが前
記グランド（ＧＮＤ）に接続されたＰＮＰトランジスタ
（Ｑ２１）を挿入し、前記次段定電流源（１７）の出力
側に、ベースが前記グランド（ＧＮＤ）に接続されたＰ
ＮＰトランジスタ（Ｑ２２）を挿入する請求項１記載の
演算増幅器。 ３、前記初段定電流源（１５）および次段定電流源（１
７）の少なくとも一方にトランジスタスイッチ（ＳＷ）
を内蔵せしめ、ＴＴＬレベルのパワーダウン信号（ＰＤ
）によって該トランジスタスイッチ（ＳＷ）がオフせし
められたとき、出力定電流を断とする請求項１記載の演
算増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064717A JP2598074B2 (ja) | 1988-03-19 | 1988-03-19 | 演算増幅器 |
| CA000593674A CA1301861C (en) | 1988-03-19 | 1989-03-14 | Operational amplifier |
| AU31346/89A AU604185B2 (en) | 1988-03-19 | 1989-03-16 | Operational amplifier |
| DE68919494T DE68919494T2 (de) | 1988-03-19 | 1989-03-17 | Operationsverstärker. |
| EP89104766A EP0334220B1 (en) | 1988-03-19 | 1989-03-17 | Operational amplifier |
| US07/326,177 US4912429A (en) | 1988-03-19 | 1989-03-20 | Operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064717A JP2598074B2 (ja) | 1988-03-19 | 1988-03-19 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01240004A true JPH01240004A (ja) | 1989-09-25 |
| JP2598074B2 JP2598074B2 (ja) | 1997-04-09 |
Family
ID=13266180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63064717A Expired - Fee Related JP2598074B2 (ja) | 1988-03-19 | 1988-03-19 | 演算増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4912429A (ja) |
| EP (1) | EP0334220B1 (ja) |
| JP (1) | JP2598074B2 (ja) |
| AU (1) | AU604185B2 (ja) |
| CA (1) | CA1301861C (ja) |
| DE (1) | DE68919494T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4316552A1 (de) * | 1993-05-18 | 1994-11-24 | Telefonbau & Normalzeit Gmbh | Schaltungsanordnung für einen Spannungs-Verstärker |
| JPH0878971A (ja) * | 1994-06-30 | 1996-03-22 | Fujitsu Ltd | 出力回路および演算増幅器 |
| JP3335516B2 (ja) * | 1995-12-19 | 2002-10-21 | 三菱電機株式会社 | 半導体センサ |
| JP2002530913A (ja) * | 1998-11-16 | 2002-09-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 安定手段を備えた増幅器 |
| CA2282091A1 (en) | 1999-09-10 | 2001-03-10 | Nortel Networks Corporation | Apparatus for circuit power-down |
| US7579878B2 (en) | 2006-08-31 | 2009-08-25 | Itt Manufacturing Enterprises, Inc. | High gain, high speed comparator operable at low current |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 | ||
| JPS59144913U (ja) * | 1983-03-16 | 1984-09-27 | 株式会社ケンウッド | カレントミラ−回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2908741C2 (de) * | 1979-03-06 | 1983-07-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | HF-Breitbandverstärker |
| US4479094A (en) * | 1982-05-26 | 1984-10-23 | Raytheon Company | Differential amplifier |
| US4516082A (en) * | 1984-02-23 | 1985-05-07 | Motorola, Inc. | Amplifier circuit for minimizing output voltage power-up transients |
| US4659979A (en) * | 1985-11-27 | 1987-04-21 | Burr-Brown Corporation | High voltage current source circuit and method |
-
1988
- 1988-03-19 JP JP63064717A patent/JP2598074B2/ja not_active Expired - Fee Related
-
1989
- 1989-03-14 CA CA000593674A patent/CA1301861C/en not_active Expired - Lifetime
- 1989-03-16 AU AU31346/89A patent/AU604185B2/en not_active Ceased
- 1989-03-17 EP EP89104766A patent/EP0334220B1/en not_active Expired - Lifetime
- 1989-03-17 DE DE68919494T patent/DE68919494T2/de not_active Expired - Fee Related
- 1989-03-20 US US07/326,177 patent/US4912429A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (ja) * | 1978-11-15 | 1980-05-22 | ||
| JPS59144913U (ja) * | 1983-03-16 | 1984-09-27 | 株式会社ケンウッド | カレントミラ−回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0334220A2 (en) | 1989-09-27 |
| JP2598074B2 (ja) | 1997-04-09 |
| AU604185B2 (en) | 1990-12-06 |
| US4912429A (en) | 1990-03-27 |
| AU3134689A (en) | 1989-11-16 |
| DE68919494T2 (de) | 1995-05-04 |
| DE68919494D1 (de) | 1995-01-12 |
| CA1301861C (en) | 1992-05-26 |
| EP0334220A3 (en) | 1990-08-16 |
| EP0334220B1 (en) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US7113041B2 (en) | Operational amplifier | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| US4007427A (en) | Cascaded transistor amplifier stages | |
| JPH01240004A (ja) | 演算増幅器 | |
| US5164658A (en) | Current transfer circuit | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| JPH07114423A (ja) | 基準電源回路 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH0212049B2 (ja) | ||
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JPH0498683A (ja) | 差動増幅回路 | |
| Bowers | A Versatile Precision Instrumentation Amplifier | |
| US20020101268A1 (en) | Operational amplifier output stage | |
| JPH08222971A (ja) | 演算増幅器 | |
| GB2302626A (en) | A current source for high voltage operational amplifier output stage | |
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPH04183007A (ja) | バッファ回路 | |
| JPH04129306A (ja) | 増幅回路 | |
| JP2003152475A (ja) | エミッタフォロワ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |