JPH01239955A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01239955A JPH01239955A JP63067539A JP6753988A JPH01239955A JP H01239955 A JPH01239955 A JP H01239955A JP 63067539 A JP63067539 A JP 63067539A JP 6753988 A JP6753988 A JP 6753988A JP H01239955 A JPH01239955 A JP H01239955A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- layer
- polycrystalline
- oxide film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 9
- 239000011229 interlayer Substances 0.000 abstract description 9
- 229910052736 halogen Inorganic materials 0.000 abstract description 4
- 150000002367 halogens Chemical class 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造に関する。
近年、半導体素子の微細化に伴い、拡散層、ゲート電極
の低抵抗化を目的としたいわゆるサリサイド構造のデバ
イスが用いられてきつつある。
の低抵抗化を目的としたいわゆるサリサイド構造のデバ
イスが用いられてきつつある。
ここで−例としてサリサイド構造のＳＲＡＭの断面図を
第２図に示す。同図において、１はＰ型Ｓ１基板、２は
素子分離用酸化膜、３はゲート酸化膜＞４は多結晶Ｓ１
ゲート電極、５は低濃度不純物拡散層、６は絶縁膜サイ
ドウオール、７は高濃度Ｎ型不純物拡散層（ソース、ド
レイン）、８はＴｉシリサイド、９は第１の層間絶縁膜
、１０は第１のコンタクトホール、１２は高抵抗多結晶
Ｓ１．１３は第２の層間絶縁膜、１４は第２のコンタク
トホール、１５は配線材料用Ａｔである。
第２図に示す。同図において、１はＰ型Ｓ１基板、２は
素子分離用酸化膜、３はゲート酸化膜＞４は多結晶Ｓ１
ゲート電極、５は低濃度不純物拡散層、６は絶縁膜サイ
ドウオール、７は高濃度Ｎ型不純物拡散層（ソース、ド
レイン）、８はＴｉシリサイド、９は第１の層間絶縁膜
、１０は第１のコンタクトホール、１２は高抵抗多結晶
Ｓ１．１３は第２の層間絶縁膜、１４は第２のコンタク
トホール、１５は配線材料用Ａｔである。
しかし、前述の従来技術では低抵抗シリサイドとして最
も有望なＴｉシリサイドが比較的酸化されやすく、高抵
抗多結晶シリコン成長時に、Ｔｉシリサイド表面に酸化
膜が形成される。これがＴｉシリサイドと高抵抗多結晶
Ｓ１の接触不良の原因となるという課題があった。
も有望なＴｉシリサイドが比較的酸化されやすく、高抵
抗多結晶シリコン成長時に、Ｔｉシリサイド表面に酸化
膜が形成される。これがＴｉシリサイドと高抵抗多結晶
Ｓ１の接触不良の原因となるという課題があった。
本発明はこのような課題を解決するもので、その目的は
、Ｔｉシリサイドと多結晶シリコンの良好な接続を得る
ことにある。
、Ｔｉシリサイドと多結晶シリコンの良好な接続を得る
ことにある。
本発明の半導体装置は、Ｔｉシリサイド層と多結晶Ｓｉ
層を有し、前記Ｔｉシリサイド層は、その一表面に設げ
られた耐酸化性導電膜を介し前記多結晶Ｓｉ層に接続さ
れていることを特徴とするこの時耐酸化性導電膜は、製
造上の容易さからＴｉナイトライドであることが望まし
い。
層を有し、前記Ｔｉシリサイド層は、その一表面に設げ
られた耐酸化性導電膜を介し前記多結晶Ｓｉ層に接続さ
れていることを特徴とするこの時耐酸化性導電膜は、製
造上の容易さからＴｉナイトライドであることが望まし
い。
以下図面により本発明の実施例を詳細に説明する。第１
図は本発明の半導体装置を表わす断面図であり、同図に
おいて１はＰ型Ｓ１基板、２は素子分離用酸化膜、５は
ゲート酸化膜、４は多結晶Ｓ１ゲート電極、５は低濃度
不純物拡散層、６は絶縁膜サイドウオール、７は高濃度
Ｎ型不純物拡政層（ソース、ドレイン）である。
図は本発明の半導体装置を表わす断面図であり、同図に
おいて１はＰ型Ｓ１基板、２は素子分離用酸化膜、５は
ゲート酸化膜、４は多結晶Ｓ１ゲート電極、５は低濃度
不純物拡散層、６は絶縁膜サイドウオール、７は高濃度
Ｎ型不純物拡政層（ソース、ドレイン）である。
８はＴｉシリサイドであり、前記多結晶Ｓｉ４及び高濃
度Ｍ型不純物拡散層７上に選択的に形成されている。前
記Ｔｉシリサイド８の一部は第１の／ｄ層間絶縁膜の一
部に設げられた第１のコンタクトホール１０内のＴｉナ
イトライド１１を介し高抵抗多結晶５１１２に接続され
ている。
度Ｍ型不純物拡散層７上に選択的に形成されている。前
記Ｔｉシリサイド８の一部は第１の／ｄ層間絶縁膜の一
部に設げられた第１のコンタクトホール１０内のＴｉナ
イトライド１１を介し高抵抗多結晶５１１２に接続され
ている。
次に本発明の半導体装置の製造方法を簡単に説明する。
前記１〜７は従来の技術を用いて容易に形成される。次
に全面にＴｉをスパッタ法で２００〜８００Ｘ形成した
後に６００〜７００℃の温度でハロゲンランプにより処
理することで、前記ソース・ドレイン７上ので１はＳｌ
と反応し、Ｔｉシリサイド８が形成される。未反応Ｔｉ
は選択エッチ液により除去し、ざらに欣００℃前後の温
度でハロゲンランプによりアニールを行う。
に全面にＴｉをスパッタ法で２００〜８００Ｘ形成した
後に６００〜７００℃の温度でハロゲンランプにより処
理することで、前記ソース・ドレイン７上ので１はＳｌ
と反応し、Ｔｉシリサイド８が形成される。未反応Ｔｉ
は選択エッチ液により除去し、ざらに欣００℃前後の温
度でハロゲンランプによりアニールを行う。
化学的気相成長法により第１の層間絶縁膜９を２ｏｏｏ
１前後形成し、フォトレジストパターンを用い一部エッ
チング除去し第１のコンタクトホール１０を形成する。
１前後形成し、フォトレジストパターンを用い一部エッ
チング除去し第１のコンタクトホール１０を形成する。
前記フォトレジストパターンを除去した俵、９００℃Ｍ
ｌの温度でハロゲンランプアニールすることで前記第１
のコンタクトホール１０下の前記Ｔｉシリサイド８の上
部にＴｉナイトライド１１を形成する。
ｌの温度でハロゲンランプアニールすることで前記第１
のコンタクトホール１０下の前記Ｔｉシリサイド８の上
部にＴｉナイトライド１１を形成する。
化学的気相成長法により高抵抗用多結晶５１１２を１０
００〜２０００Ｘ形成した後に、第２の層間絶縁膜１３
を化学的気相成長法により３０００〜４ｏｏｏＸ形成し
、フォトレジストパターンを用い一部エッチング除去し
第２のコンタクトホール１４を形成する。
００〜２０００Ｘ形成した後に、第２の層間絶縁膜１３
を化学的気相成長法により３０００〜４ｏｏｏＸ形成し
、フォトレジストパターンを用い一部エッチング除去し
第２のコンタクトホール１４を形成する。
フォトレジストパターンを除去した後、配線材料用Ａｔ
１５を形成する。
１５を形成する。
以上述べたように発明によれば、Ｔｉシリサイドは耐酸
性に優れたＴｉナイトライドを介し多結晶Ｓ１に接続さ
れるため従来のように表面Ｋｍ化膜な形成することなく
良好な接触特性が得られるという効果を有する。
性に優れたＴｉナイトライドを介し多結晶Ｓ１に接続さ
れるため従来のように表面Ｋｍ化膜な形成することなく
良好な接触特性が得られるという効果を有する。
以上実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
たとえば耐酸化性導電膜はＭＯシリサイド等のシリサイ
ドでもよい。
ドでもよい。
第１図は本発明の半導体装置の実施例のＳＲＡＭを示す
主要断面図、第２図は従来の半導体装置のＳ ＲＡＭを
一例とした断面図。 １・・・・・・・・・Ｐ型Ｓ１基板 ２・・・・・・・・・素子分離用酸化膜３・・・・・・
・・・ゲート酸化膜 ４・・・・・・・・・多結晶Ｓ１ゲート電極５・・・・
・・・・・低濃度不純物拡赦ノー６・・・・・・・・・
絶縁膜サイドウオール７・・・・・・・・・高濃度Ｎ型
不純物拡散層（ソース・ドレイン） ８・・・・・・・・・Ｔｉシリサイド ９・・・・・・・・・第１の層間絶縁膜１０・・・・・
・第１のコンタクトホール１１・・・・・Ｔｉナイトラ
イド １２・・・・・・高抵抗多結晶５１ １５・・・・・・第２の層間絶縁膜 １４・・・・・・第２のコンタクトホール１５・・・・
・・配線材料用Ａｔ 以上 出頭人 セイコーエプソン株式会社 代理人 弁理士最上筋（他１名） ・：１シｌ”ｙ １− 鐸 １２ 劇
主要断面図、第２図は従来の半導体装置のＳ ＲＡＭを
一例とした断面図。 １・・・・・・・・・Ｐ型Ｓ１基板 ２・・・・・・・・・素子分離用酸化膜３・・・・・・
・・・ゲート酸化膜 ４・・・・・・・・・多結晶Ｓ１ゲート電極５・・・・
・・・・・低濃度不純物拡赦ノー６・・・・・・・・・
絶縁膜サイドウオール７・・・・・・・・・高濃度Ｎ型
不純物拡散層（ソース・ドレイン） ８・・・・・・・・・Ｔｉシリサイド ９・・・・・・・・・第１の層間絶縁膜１０・・・・・
・第１のコンタクトホール１１・・・・・Ｔｉナイトラ
イド １２・・・・・・高抵抗多結晶５１ １５・・・・・・第２の層間絶縁膜 １４・・・・・・第２のコンタクトホール１５・・・・
・・配線材料用Ａｔ 以上 出頭人 セイコーエプソン株式会社 代理人 弁理士最上筋（他１名） ・：１シｌ”ｙ １− 鐸 １２ 劇
Claims (2)
- （１）Ｔｉシリサイド層と多結晶Ｓｉ層を有し、前記Ｔ
ｉシリサイド層は、その一表面に設けられた耐酸化性導
電膜を介し前記多結晶Ｓｉ層に接続されていることを特
徴とする半導体装置。 - （２）前記耐酸化性導電膜はＴｉナイトライドであるこ
とを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067539A JP2822382B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067539A JP2822382B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01239955A true JPH01239955A (ja) | 1989-09-25 |
| JP2822382B2 JP2822382B2 (ja) | 1998-11-11 |
Family
ID=13347879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067539A Expired - Lifetime JP2822382B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822382B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472543A (en) * | 1987-09-12 | 1989-03-17 | Sony Corp | Manufacture of semiconductor device |
-
1988
- 1988-03-22 JP JP63067539A patent/JP2822382B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6472543A (en) * | 1987-09-12 | 1989-03-17 | Sony Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822382B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| JPH02271673A (ja) | 半導体装置 | |
| JP3450262B2 (ja) | 回路製造方法、回路装置 | |
| JP2773221B2 (ja) | 半導体装置 | |
| JP2830762B2 (ja) | 半導体装置の製造方法 | |
| JPH01239955A (ja) | 半導体装置及びその製造方法 | |
| JPS6242391B2 (ja) | ||
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPH01186658A (ja) | 半導体装置 | |
| JP2001110912A (ja) | 半導体装置の製造方法 | |
| JPH04286155A (ja) | 半導体装置の製造方法 | |
| JPH053750B2 (ja) | ||
| JPH08139175A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0738412B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0155585B2 (ja) | ||
| JPH01281751A (ja) | 半導体装置 | |
| JPH01186654A (ja) | 半導体装置 | |
| JPH0222544B2 (ja) | ||
| JP2000332130A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01112769A (ja) | 半導体装置 | |
| JPH01281754A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |