JPH01239876A

JPH01239876A - 半導体装置

Info

Publication number: JPH01239876A
Application number: JP63067033A
Authority: JP
Inventors: Tetsuo Yamada; 哲生山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-19
Filing date: 1988-03-19
Publication date: 1989-09-25
Anticipated expiration: 2012-10-27
Also published as: JP2667432B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は半導体装置に関するものである。

（従来の技術）第６図および第７図に従来の半導体装置の一例としての
固体撮像装置を示す。符号１は半導体チップ全体を示し
、符号２は半導体チップ１を切り出すためのダイシング
領域を示す。符号３は後述の感光素子（フォトダイオー
ド）の受光窓７を規定し、かつ受光窓７以外の部分を遮
光するための光シールド膜であって、一般にＡρ等の導
電性の材Ｉ）からなっている。そして、外部への電気的
引出しバッド４を介して外部電源に接続される。符号５
はその他の電気配線を概念的に示す。

第６図に示ずＸ７−Ｘ７線に沿った断面図である第７図
において、符号８はｎ形半導体基板（以下、基板ともい
う）を示し、符号９はｐ形つェル構造を示すｐ形不純物
層（以下ｐウェルという）を示す。符号１０は受光窓７
に対応して形成される島状のｎ形不純物層であってｐウ
ェル９と共にｐｎ接合形フォトダイオード（感光素子）
を形成する。符号１１は第１の絶縁膜を示す。符号１７
は第２の絶縁膜であって、一般に感光素子を保護するた
めの保護膜として形成される。なお、受光窓７を介して
入射した映像光によってｎ形不純物層１０％ｐウェル９
内で発生した信号ｍＱは、ｎ形不純物層１０に蓄積され
、電荷読み出し手段（図示せず）により外部に取り出さ
れる。

一般に先シールド膜３は電気シールドの役割も有し、配
線１４により接地電位に保たれる。そしに保持される。

電気配線５は配線１５により正又は負の電圧が印加され
る。かかる電位設定においては、チップ１の周辺からチ
ップ表面に沿って矢印１９に示す方向に電界が形成され
る。

一方、半導体チップ１の保護膜１７およびチップ周辺の
表面は種々の汚染やイオン等の付むはまぬがれ得ない。

］７たがって、この場合圧Ｍイ１：ｆを有する汚染はチ
ップ周辺から中心に向う力を受ける。

特に高温では長時間上記電位が保持されるとチップ中心
に向って正電荷が移動し、受光窓７上に正電位が生じる
。

（発明が解決しようとする課題）第８図を用いて上記正電位が受光素子（ｐｎ接合型フォ
トダイオード）の特性に及ぼす影ツを説明する。第８図
において、符号２０および２〕はそれぞれ電荷読み出し
手段として周知の電荷転送装置のチャネル層および転送
電極を示す。符号２２はフォトダイオードを形成する低
濃度のｎ形不純物層１０と保護膜１７の表面との間の静
電結合容量ＣＩを示す。符号２３は保護膜１７の電荷移
動に対する表面等価抵抗Ｒ８を示す。

今、保護膜１７の表面電位がｐウェル９と同一の接地電
位とすれば、ｎ形不純物層１０の電位が接地電位となる
ことにより熱平衡状態となり、ｎ形不純物層１０の電子
数は最大となる。この時の電子数をＮとする。一方、正
電圧源１６により表面等価抵抗２３を介して移動した正
電荷によって保護膜１７の表面の電位がＶ８に上昇した
場合を考える。この場合、電位Ｖ８により発生する電気
力線を終端すべく負の電荷Ｑｓ”＝Ｃ＋　　・Ｖ３がｎ
形不純物層１０の表面に誘起されて熱平衡状態が達成さ
れる。したがってｎ形不純物層１０の最大電子数はΔＮ
−Ｑ　ｓ　／　ｅだけ増加する。ここではｅは単位電荷
量を示す。

第９図はｎ形不純物装置１０に蓄積された信号電荷がす
べて読み出された状態のフォトダイオードの一次元電位
分布を示す。第９図において、ＶＤｌは保護膜１７の表
面に電荷が存在しない場合のｎ形不純物層１０の完全空
乏電位を示し、ＶＤ２は正電荷が表面に存在する場合の
電位を示す。電位差ＶＤ２　　’ＤｌがΔＮだけの最大
電子数の増加をもたらすことになる。前述したように上
記現象は半導体チップ１の周辺から強く発生し、フォト
ダイオードの位置によって最大電子数が異なることにな
る。これにより出力の飽和信号レベルは第１０図に示す
不均一をもたらす。第１０図においてｎ号２４はフォト
ダイオードによって得られ、順次読み出された時系列信
号の一例を示すものである。

以上、固体撮像装置を例にして従来技術の問題点を説明
したが、半導体チップ表面が帯電状態となることによっ
て特性に変動を起こす半導体デバイスはこれに限らない
。例えば、強い帯電により素子分離層が反転現象を起こ
し、周知の寄生チャネルを形成する等、特にＭＯ３形半
導体素子において多くの不良モードを起こし得る。

本発明は上記問題点を考慮してなされたものであって表
面電荷の移動を防止し、安定した素子持性をｑする半導
体装置を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）第１の発明は、半導体基板上に形成された素子の領域を
覆うように絶縁膜が形成されてなる半導体装置において
、素子の領域を略凹むように絶縁膜上に所定電位に設定
される配線路を形成したことを特徴とする。

第２の発明は、第１の発明の半導体装置において、配線
路が形成された面を他の絶縁膜で覆い、この池の絶縁膜
の、配線路上に位置する部分を略除去することにより配
線路を略露出させてこの露出された配線路の部分が素子
の領域を略凹むようにしたことを特徴とする。

第３の発明は、半導体基板上に形成された素子を覆うよ
うに第１の絶縁膜が形成され、この第１の絶縁股上に素
子を囲むように導電膜が形成され、更にこの導電膜が形
成された面に素子および導電膜を覆うように第２の絶縁
膜が形成されてなる半導体装置において、導７は膜上の
第２の絶縁膜の部分を略除去することにより導電膜を部
分的に露出させてこの露出された部分が素子を略凹むよ
うにしたことを特徴とする半導体装置。

（作　用）このように構成された第１の発明の半導体装置によれば
、配線路によって囲まれた絶縁膜上の素子の領域には表
面電荷を移動させる電界は形成されず、これにより表面
電荷の移動を防止することができるとともに安定した素
子特性を得ることができる。

また、上述のようにもＭ成された第２の発明によれば、
露出された配線路の部分が素子の領域を略凹むことによ
りこの囲まれた素子の領域には表面電＋ｔニアを移動さ
せる電界は形成されない。これにより表面電荷の移動を
防止することができるとともに安定した素子特性を得る
ことができる。

上述のように構成された第３の発明によれば露出された
導電膜の部分が素子を略凹むことによってこの囲まれた
領域には表面電荷を移動させる電界は形成されず、これ
により表面電荷の移動を防止することができるとともに
安定した索子特性を得ることができる。

（実施例）第１図および第２図に本発明による半導体装置の第１の
実施例を示す。この第１の実施例の半導体装置は、固体
撮像装置であって、従来の技術の項で述べた第７図に示
す固体撮像装置の保護膜（第２の絶縁膜）１７上に感光
素子を略凹むように導電膜（配線路ともいう）２５を形
成したものである。この導電膜２５は電気的引出しバッ
ド２６を介して所定電位に設定される。符号２５および
２６以外は第７図で説明済のため説明を省略する。この
第１の実施例の作用を第２図を用いて説明する。第１図
に示すＸ２−Ｘ２線に沿った断面図である第２図におい
て、導電膜２５が保護膜１７上にフォトダイオード素子
行列を囲むように形成されている。そしてこの場合、こ
の４亀膜２５は先シールド膜３と同一の接地電位に保持
されている。したがって、光シールド膜３と４ｆＩ５膜
２５の間の電位差は零となり、導電膜２５で略凹まれた
保護膜１７の表面においては、表面電荷を移動させ得る
電界が全く形成されない。そして正電圧源１６によって
チップ周辺から発生する電気力線はすべて導電膜２５で
終端されることになり、正の電荷は導電膜２５に吸収さ
れるか、又は吸着し、半導体チップの中央に向っては全
く移動しない。したがって、フォトダイオードは何らの
特性変動も受けないことになる。

次に本発明による半導体装置の第２の実施例を第３図お
よび第４図を用いて説明する。この第２の実施例の半導
体装置は第１の実施例と同様に固体撮像装置である。こ
の第２の実施例は第１の実施例とは異なり、保護膜１７
上に導電膜２５（第１図および第２図参照）が形成され
ない。また、第１の絶縁膜１１上に形成される光シール
ド膜２つが周辺部分において広く形成され、かつ保、穫
膜】７を部分的に除去して半導体チ・ノブ表面に光シー
ルド膜２つの露出された部分を白゛するものである。す
なわち、保護膜１７は、フォトダイオードを覆う部分３
３と周辺を覆う部分３２とに分断される。保護膜３３の
表面は露出部３１の電位で支配され、電界が生じないた
め、（１ｊＩらの電荷移動も起こらない。電荷は素子特
性に影響を及ぼさない保護膜３２の表面でのみ起こる。

この場合、光シールド膜は引き出し線３０によって接地
電位に設定されているが、光シールド膜２つが導電物質
で一体形成されているので保護膜３３の表面は光シール
ド膜２９の電位に関わらず電界が形成されない。したが
って引き出し線３０は必ずしも必要ではなく、光シール
ド膜２９はフローティング状態でもかまわない。

第５図に本発明による半導体装置の第３の実施例を示す
。この第３の実施例の半導体装置は第２の実施例と同様
に固体撮像装置である。この第３の実施例は第２゛の実
施例とは異なり、先シールド膜２９の露出される部分３
５および３６が周辺枠形状ではなく、複数の小部分に散
在されてフォトダイオード素子行列を囲むように形成さ
れる。したがって第２の実施例と同様の効果をｉりるこ
とができる。

以上、本発明を固体撮像装置に適用した場合について説
明したが、他の半導体装置においてチップ表面の帯電が
素子特性に影響を及はず場合には本発明がイ１゛効に適
用できることは言うまでもない。

さらに固体撮像装置」二にカラーフィルタ等のイｆ機物
質を形成した場合においても前記ソ」゛機物質との界面
に電荷移動が起こるため、この場合も本発明を適用する
ことができる。

〔発明の効果〕

本発明によれば表面電荷の移動を防止することができる
とともに安定した素子特性を得ることができる。

【図面の簡単な説明】

第１図は本発明による半導体装置の第１の実施例の平面
図、第２図は第１図に示すＸ２−Ｘ２線に沿う断面図、
第３図は本発明による半導体装置の第２の実施例の平面
図、第４図は第３図に示すＸ４−Ｘ４線に沿う断面図、
第５図は本発明による半導体装置の第３の実施例を示す
平面図、第６図は従来の半導体装置の平面図、第７図は
第６図に示すＸ７−Ｘ７線に沿う断面図、第８，９゜１
０図は゛Ｐ−導体装置の表面に生ずる正電位が素子特性
に及ぼず影響を説明する説明図である。１・・・半導体チップ、２・・・ダインングｎｌｌ域、
３・・・光シールド膜、５・・・電気配線、７・・・受
光窓、８・・・ｎ形半導体基板、９・・・ｐ形不純物層
、１０・・ｎ形不純物層、１１・・・第１の絶縁膜、１
４．１５・・・配線、１６・・・正電圧源、１７・・・
第２の絶縁膜（保護膜）、２５・・・導電膜（配線路）
。出願人代理人　　左　　藤　　−雄第１図第２図ｍ第６図第７図ソ第８図第９図号電１　第１Ｏ図

Claims

【特許請求の範囲】１、半導体基板上に形成された素子の領域を覆うように
絶縁膜が形成されてなる半導体装置において、前記素子の領域を略囲むように前記絶縁膜上に所定電位
に設定される配線路を形成したことを特徴とする半導体
装置。２、前記配線路が形成された面を他の絶縁膜で覆い、こ
の他の絶縁膜の、前記配線路上に位置する部分を略除去
することにより前記配線路を略露出させてこの露出され
た配線路の部分が前記素子の領域を略囲むようにしたこ
とを特徴とする請求項１記載の半導体装置。３、半導体基板上に形成された素子を覆うように第１の
絶縁膜が形成され、この第１の絶縁膜上に前記素子を囲
むように導電膜が形成され、更にこの導電膜が形成され
た面に前記素子および導電膜を覆うように第２の絶縁膜
が形成されてなる半導体装置において、前記導電膜上の第２の絶縁膜の部分を略除去することに
より前記導電膜を部分的に露出させてこの露出された部
分が前記素子を略囲むようにしたことを特徴とする半導
体装置。