JPH01194353A

JPH01194353A - 光電変換装置

Info

Publication number: JPH01194353A
Application number: JP63017295A
Authority: JP
Inventors: Junichi Nishizawa; 潤一西澤; Naoshige Tamamushi; 玉蟲　尚茂; Hideo Maeda; 秀雄前田
Original assignee: Nikon Corp; Semiconductor Research Foundation
Current assignee: Nikon Corp; Semiconductor Research Foundation
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1989-08-04
Anticipated expiration: 2011-06-05
Also published as: US5065206A; JP2504504B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、静電誘導トランジスタ又はパンチングスルー
バイポーラトランジスタからなるゲート蓄積方式の光電
変換装置に関するもので、特に表面ゲート型横接合静電
誘導トランジスタ又はパンチングスルーバイポーラトラ
ンジスタからなる光電変換装置に関する。この種の装置
は固体撮像装置に有用である。

〔従来の技術〕

従来、静電誘導トランジスタ（以下、ＳＩＴと略す）か
らなる光電変換装置をＸＹママトリクス状配置してなる
固体撮像装置は、■特開昭５５−１５２２９号や■Ｊｕ
ｎ−ｉｃｈｉ　ＮｉＮ１５ｈｉｚａ　ｅｔ　ａｌ″ＳＩ
Ｔ　Ｉｍａｇｅｃｏｎｖｅｒｔｅｒ″ＪＡＲＥＣＴ　Ｖ
ｏｌ、８　ＳｅｍｉｃｏｎｄｕｃｔｏｒＴｅｃｈｎｏｌ
ｏｇｉｅｓ　’８３）　Ｊ、ＮｉＮ１５ｈｉｚａ　（ｅ
ｄ、）　ＯＨＭＳＩＩＡＰ、２１９などに報告されてい
る。

報告された光電変換装置は、言わば縦形構造で、その構
造を第２図に示す。同図ｆａｌは概略平面図で、同図ｆ
ｂｌはＡ−Ａ’矢視概略断面図である。

ｎ″基板２１はドレイン領域であり、その上にｎ−チャ
ンネル領域２２が形成され、チャンネル領域２２の表面
層にｎ０ソース領域２３とこれを取り囲むようにほぼ逆
Ｕの字形のｐ゛蓄積ゲート領域２４が形成されている。

ｐ°蓄積ゲート領域２４は光電変換された蓄積電荷を蓄
積する。蓄積ゲート領域２４上には、ゲートキャパシタ
２５が形成されており、ゲート読み出しパルスΦ４が印
加されると、蓄積電荷量に応じてｎ−チャンネル２２の
ポテンシャルが低下し、ＳＩＴのＩ１１！−ｖ、ｓ特性
に従ってドレイン電流が増幅されて流れる。

画素分離領域２６は、誘電体、ｐ゛分離拡散などにより
構成されている。

第２図は、画素としてＳＩＴを用いた固体撮像装置の画
素に相当し、ＳＩＴ　１個にて光電変換装置を構成する
場合は、ゲートキャパシタ０．２５及び分離領域２６は
不要である。

〔発明が解決しようとする問題点〕

従来の光電変換装置（ＳＩＴ　）は、次のような問題点
を有していた。

（１１ドレインを流を１１１　ｉｌｌするポテンシャル
障壁のピンチオフ点（これはｎ−チャンネル２２中のポ
テンシャルが深さ方向に最大で、表面と平行方向に最小
になる点で第２図＋ａｌ中００で示す）の位置及びポテ
ンシャルΦ、。はｐ４ゲート間隔１ｇ、ｐ’蓄積ゲート
領域２４の拡散深さＸ　ｊ　９、ｎ−チャンネル濃度、
ｎ”チャンネル環さなどに依存し、特にｐ°ゲート間隔
ｉ８はｐ゛蓄積ゲートの横方向拡散によって決定される
量のため、工程のばらつきなどによりＩ！ｇが変化し、
その結果、ピンチオフ点Ｇ１の位置やポテンシャルφ、
１が変化を受は易い、そのため、ＳＩＴの素子特性が個
々にばらついて安定しない。

（２）　ｐ　’蓄積ゲート領域２４の拡Ｗｌ深さＸｊｐ
によりＳＩＴ素子特性が決定されるため、拡散深さＸｊ
ｐを簡単には浅（できない、従って、蓄積ゲーＤｉ域２
４で光の吸収が起こり、青感度が低下する。

（３）高画素数の固体撮像素子を得たい場合、蓄積ゲー
ト領域２４の拡散深さＸ３ｍを浅くできないため、Ｓ１
丁画素の微細化が困難で、目的のものが得られない。

本発明は、これらの問題点を解決し、＋１１ピンチオフ
点Ｇ１の位置及びポテンシャルφ、。が「工程のばらつ
き」による変化を受は難＜　、＋２１青感度が高＜　、
（３＋微細化が容易な光電変換装置を提供することを目
的とする。

〔問題点を解決するための手段〕

本発明は、「低濃度の不純物を含有する半導体基板と、
該基板上に形成された基板と反対又は同一導電型の低不
純物濃度のチャンネル領域と、該チャンネル領域にそれ
ぞれ設けられた基板と反対導電型の高不純物濃度のドレ
イン領域及びソース領域と、該ソース領域とドレイン領
域との間に設けられた、基板と同一導電型の蓄積ゲート
領域であって、一部にゲート長が狭くなった部分を有す
る蓄積ゲート領域とからなる表面ゲート型の横接合３１
丁又はパンチングスルーバイポーラトランジスタからな
る光１！変換装置」を提供する。

〔作用〕

本発明の光電変換装置ｆ　（ＳＡＴ又はパンチングスル
ーバイポーラトランジスタ）は、蓄積ゲートを表面ゲー
トとする表面ゲート型横接合ＳＩＴ又はパンチングスル
ーバイポーラトランジスタであり、光電変換された光電
荷が蓄積ゲート領域に蓄積され、ソース又はドレイン電
流は、前記ゲート長が狭くなった部分の下に位置するチ
ャンネル領域を、基板平面とほぼ平行に流れる。そして
、この電流は、蓄積ゲートのゲート長の狭い部分と基板
との間のチャンネル領域中に形成されたピンチオフ点Ｇ
１の電位によって制御される。

なお、チャンネル領域が基板と反対導電型の低不純物濃
度となっているものをＳＩＴと称し、同一導電型の低不
純物濃度となっているものをパンチングスルーバイポー
ラトランジスタと称す。

パンチングスルーバイポーラトランジスタは、チャンネ
ルのポテンシャルが容量結合的にゲート電圧により制御
され、ＳＩＴと同様の特性を有す。

そこで、これ以下の説明では、ＳＩＴとパンチングスル
ーバイポーラトランジスタを合わせてＳ４Ｔと呼ぶこと
にする。

従来例の第２図山）におけるゲート間隔７！ｇは、本発
明のＳＩＴでは、深さ方向に基板とゲート拡散領域の間
隔に相当する。以後、これをチャンネル幅１ｇと呼ぶ。

本発明では、縦方向の拡散により、チャンネル幅ｊｕｇ
が決定されるため、従来の横方向拡散に較ベニ程のばら
つきが少ないので、チャンネル幅Ａｇの制御が容易とな
る。また、ゲーＨＩ域の一部の狭いゲート長は、フォト
・マスクの寸法によって再現性よく決定される。

従って、従来の縦型ＳＩＴで問題となった［工程のばら
つきにより、ピンチオフ点Ｇ”の位置やポテンシャルΦ
。８が変化しやすい」という問題点が改善される。

〔実施例１〕第１図Ｆａｌは、固体撮像装置に使用した本実施例のに
かかる１個の光電変換装置の概略平面図で、同図（ｂｌ
はＡ−Ａ　’矢視概略断面図である。

ｐ基板１１上に形成されたチャンネル領域１２の表面層
にｎ゛ソース領域１３とｎｌ　ドレイン領域１４とその
間にｐ”Ｔｓ積ゲート領域１５が配置されている。

ゲートキャパシタｃｃ、１７は、蓄積デー１Ｍ域１５上
の一部に酸化膜を介して設けられている。

蓄積ゲート領域１５は、ソース又はドレイン電流１ｏｓ
がチャンネル領域１２の表面層を流れてしまわないよう
に、ソース領域１３とドレイン領域１４との間に狭いゲ
ート長＝Ｌとして設けられている。

蓄積ゲート領域１５は、更に、ソース又はドレイン電流
が、ゲート長−りの狭い部分を迂回して、ソースからド
レインへ又はドレインからソースへと、表面層を流れな
いように、ソース領域１３とドレイン領域１４をそれぞ
れ取り囲むように！４形をしている。

分離領域１６は、本発明の光電変換装置を各画素として
固体撮像装置に使用したとき各画素を分離するために必
要なもので、誘電体分離やｐｎ接合分離などで形成され
る。

ここでは、ｎ゛ソース領域１３とｎ“ドレイン領域１４
との間にｐ°蓄積ゲート領域１５が設けられ、ｎ−チャ
ンネル幅をＪｇとした。

ソース又はドレイン電流は基板平面とほぼ平行にｐ゛蓄
積ゲート領域１５の狭いゲート長しの部分とｐ基板１１
の間を図中の矢印のように流れる。

ピンチオフ点Ｇ０１８の位置及びポテンシャルΦ、′は
、ｎ−又はｐ−チャンネル幅１ｇ、ｐ”蓄積ゲート長り
などのパラメータで決定される。

ｎ−又はｐ−チャンネル領域１２の厚さは、通常エピタ
キシャル成長により、またｐ゛蓄積ゲート領域１５の拡散深さＸｊｐは、縦方向拡散によりそれぞれ制
御よく決定でき、また蓄積ゲート領域１５のゲート長り
は、ｐ゛蓄積ゲート１５の拡散深さＸｊｐが十分浅いの
で、フォト・マスクの寸法によりほぼ決定され、そのた
め、ピンチオフ点Ｇ９１８の位置及びポテンシャルΦ。

′の値は、工程によるばらつきに影響されにクク、従っ
て、量産した場合に、素子特性が、個々にばらつくこと
がなく安定的に得られる。

チャンネル領域１２の厚さ、ソース領域１３、ドレイン
領域１４の接合深さＸ　Ｊ　ａ及び蓄積ゲート領域１５
の接合深さＸｊｐが、それぞれ浅いのので、光電変換装
置（ＳＩＴ　）を微細化できる。

第１図（Ｃ１は、この固体撮像装置全体の回路の一例で
あり、１０１−１１〜ｍｎは、各ＳＩＴ画素である。Ｓ
ＩＴ画素１０１のソースは、列ライン１０２に接続され
、列ライン１０２は読み出し選択回路１０７を経て、ビ
デオライン１１１に接続されている。読出し選択回路１
０７は、水平走査回路１０６により走査される。列ライ
ン１０２の他端には、列ラインリセット回路１０８が接
続されている。

一方、ＳＩＴ画素１０１のドレインは、第１の行ライン
１０４に接続され、行選択回路１１２を経て電源電圧Ｖ
。端子に続く。第１の行ライン１０４の他端には行ライ
ンリセット回路１１０が接続される。行ライン選択回路
１１２とＳＩＴＩＯ１のゲートに接続された第２の行ラ
イン１０３は、垂直走査回路１０９により走査される。

第１図（Ｃ１は、本発明のＳＩＴを二次元マトリクス状
に並べた例の一つにすぎず、例えば、５ＩＴ１０１のソ
ースとドレインを逆に接続してもよい。

また、ビデオライン１１１に負荷抵抗ＲＬを介し、電源
電圧■。。を印加し、第１の行ライン１０４を行選択回
路を介して接地することにより、列リセット回路１０８
・行リセット回路１１０をそれぞれ列・行のセット回路
とする回路構成でもよい。

また、−次元的に配列してもよい。

〔実施例１の２−−−−−・・一実施例１の変形例〕Ｓ
ＩＴの平面構造は、第１図ｔａ＋に示したものにとどま
らず、第３図（ａｌ、（ｂ）に示す平面構造でもよい。

断面図は第１図世）とほぼ同様となるので省略しである
。

第３図ｆａ＋では、同一平面上にｎ゛ソース領域３０３
を取り囲むようにｐ゛蓄積ゲート領域３０５を設ける。

この場合、蓄積ゲート領域３０５がソース領域３０３を
完全に取り囲んでいるため表面層にドレイン電流は流れ
ない。

ｎｏ　ドレイン領域３０４は、蓄積ゲート領域３０５の
ゲート長しのゲート長の狭部３０５−１をはさんで、ｎ
゛ソース領域３０３と対向して設置されている。

ｐ″Ｍ積ゲート３０５のゲート長は、ゲート長しの３０
５−１以外ではドレイン電流を防止するため幅広く形成
されている。ゲートキャパシタＣＧ３０７は、蓄積ゲー
ト領域３０５上の一部に酸化膜を介し電極を設けること
により形成されている。

ドレイン電流は、ドレイン領域３０４からゲート長しの
部分３０５−１とｐ基板（図示セず）との間を通り、ｎ
゛ソース領域３０３に流れる。

本実施例では、ｐ゛蓄積ゲート３０５と分＃領域３０６
の間にｎ−又はｐ−チャンネル領域３０２を介している
のでリーク電流が小さい。また、チャンネル領域３０２
が広く、光怒度が高いので開口率が高いものとなる。

第３図世）では、同一平面でｎ°ソース領域３１３を取
り囲むようにｐ゛蓄積ゲート領域３１５が形成され、更
にｎ９　ドレイン領域３１４を取り囲むようにｐ°蓄積
ゲート領域３１６が形成されている。ｐ０蓄積ゲートの
狭部３１５−１は、ゲート長しに形成され、ドレイン電
流はｐ０蓄積ゲートのうち、ゲート長しの狭部３１５−
１とｐ基板（図示せず）の間を流れる。

ゲートキャパシタＣａ３１７は、リセットその他の場合
に必要なもので、ｐ゛蓄積ゲート３１５上に形成される
。本例ではｐ°蓄積ゲート領域３１５はｎｏ　ドレイン
領域３１４で囲まれでいるので、蓄積ゲート領域３１５
への暗電流を防止することができる。　　　′ 〔実施例２〕第４図（ａ）は、固体搗像装置に使用した本実施例にか
かる１個の光電変換装置（ＳＩＴ　）の概略平面図であ
る。

表面層にｎ′″ソース領域４３と各ＳＩＴ画素に共通に
分＃Ｉ領域を兼ねたｎｏ　ドレイン領域４４が配置され
、その間にｐ゛蓄積ゲート領域４５がｎ゛ソース領域４
３を囲むように形成されている。

ｐ″Ｍ積ゲート領域４５の一部はゲート長しに狭められ
た狭部４５−１を有し、またｐ３蓄積ゲート領域４５の
一部の上部にゲートキャパシタＣＧ４７が形成されてい
る。

第４図（ｂｌは同図＋ａｌのＡ−Ａ　’矢視断面図であ
る。

ドレイン電流（図中矢印で示す）は、ｎｏ　ドレイン領
域４４からｐ”ｌ積ゲートの狭部４５−１とｐ基板４１
の間ｎ−チャンネル輻ｊｕｇを通り、ｎ゛ソース領域４
３に向かって図の矢印のように流れる。

第４図（Ｃ１は、ＳＩＴを１画素としてＸＹマトリフク
ス状に配置してなる固体橋像装置の回路図の一例である
。

同図において、ＳＩＴ画素４０１のソースには列ライン
４０２が接続され、列ライン４０２は読出し選択回路４
０７を介しビデオライン４１１に共通に接続され、ビデ
オライン４１１は分岐して一部は負荷抵抗を介して接地
し、残りはビデオ出力Ｖ　１ｌｕＬ端子へ向かう。

読出し選択回路４０７は水平走査回路４０６により順次
選択される０列ライン４０２の他端にはリセント回路４
０８が接続されている。

一方、ＳＩＴ画素４０１のドレインは共通に電源電圧Ｖ
ＩＩＤ端子に接続されており、ＳＩＴ画素４０１のゲー
トは行ライン４０３を経てそれぞれ垂直走査回路に接続
される。

本実施例の第４図（ａ）では、ｎ゛ソース４３ＳＩＴ画
素ごとに独立としたが、ソースとドレインを逆にして接
続してもよい。その場合、第４図（Ｃ）の接続は、ＳＩ
Ｔ画素４０１のソースを共通に接地し、ＳＩＴ画素４０
１のドレインを列ライン４０２に接続する。

また、ＳＩＴ画素の配列は第４図ｆｃｌのように二次元
的配置ばかりでなく、−次元的配置でもよい。

実施例２においては、深い画素分離領域が不要となり、
第４図（ａｌのｎｏ　ドレイン４４が画素分離領域を兼
ねているため、画素の微細化がより一層可能となる。

〔実施例３〕第５図に、本実施例にがかる光電変換装置の断面を示す
。

これは、実施例１のもの（第１図ｆｂｌ参照）において
、ｐ゛蓄積ゲーＨｉ域５５の下に相当する位置にｎ−又
はｐ−チャンネル領域５２とｐ基板５１で挟んでｐ゛埋
込領域５７を設けた点に特徴がある。

チャンネル領域５２の幅ｊｕｇが、深さ方向に上部のｐ
°蓄積ゲート領域５５とｐ゛埋込領域５７によって決定
されるので、チャンネル領域５２中のピンチオフ点Ｇ０
の位置及びポテンシャルΦＧ１は、制御良く決定される
。しかも、チャンネル領域５２のチャンネル幅以外の厚
さは、チャンネル幅に依存せずに形成できるので、ＳＩ
Ｔの分光感度を長波長側に大きくできる。

ｐ゛埋込領域５７以外は、実施例１と同じであるので説
明を省く。尚、これはＳＩＴ　１個の光電変換装置であ
るので、第５図には分離領域がない。

実施例３の平面構造は、例えば、第１図＋ａ＋、第３図
（ａ）、（ｂｌあるいは第４図ｆａ）に示す平面構造又
はその変形例のいずれでもよい。

〔実施例４〕第６図ｆａｔは、本実施例にがかる光電変換装置の概略
平面図である。

これは、実施例１の光電変換装置とほぼ同一であり、た
だｐ゛蓄積ゲート領域６５上の一部に形成するゲートキ
ャパシタＣ０６７を、特にゲート長しの狭部の上に形成
したものである。

第６図山）に同図（ａｌのＡ−Ａ’矢視概略断面を示す
、ｐ基板６１上にｎ−チャンネル６２が形成され、表面
層にｎ゛ソース領域６３、ｎｏ　ドレイン領域６４と、
それらの間にｐ°蓄積ゲート６５のゲート長しの狭部と
、その上に酸化膜を介し、ゲートキャパシタＣ０６７が
形成されている。

本実施例は、第６図の構造にとどまらず、第３図（ａｌ
、伽）、第４図＋ａｌなどの平面構造において、ｐ゛蓄
積ゲートのゲート長しの狭部上に、酸化膜を介してゲー
トキャパシタＣＧを形成する構造とすることもでき、ま
た断面構造は、第５図に示すようなｐ゛埋込領域５７を
持つものでもよい。

実施例４においては、ゲートキャパシタＣＧ６７がｐ°
蓄積ゲート６５のゲート長しの狭部上に形成されている
ため、例えばソース領域６３、ドレイン領域６４及びゲ
ートキャパシタＣＧ６７をセルファライン工程によって
形成することもでき、そうすれば、工程の簡単化やソー
ス領域６３、ドレイン領域６４の浅い接合形成に有利と
なる。

本発明は、以上の実施例にとどまらず幾多の変形が考え
られる。また、説明の都合上、ｎ型ＳＩＴを例に説明し
たが、ｐ型ＳＩＴにおいても同様に実施できることは言
うまでもない。また、実施例では１．第１図＋Ｍ＋、第
３図ｆａｌ、（ｂ）、第４図＋ａｌなどに示すように、
光電変換装置（ＳＩＴ　）の平面形状は矩形であるが、
これに限らず多角形、円形、その他任意の形状でもよい
。

更に、ｐ″蓄積ゲート領域の不純物濃度は、高ｌ農度ｐ
゛で説明したが、低濃度ｐ−でも中程度の不純物４度ｐ
でもよく、また、全体が均一ではなく蓄積ゲート領域内
に濃度の異なる領域を設けてもよい。例えば、ゲート長
しの狭部の一部又は全部を低濃度ｐ−とし、その他の部
分を高濃度ｐ゛としてもよい。但し１、パンチングスル
ーバイポーラトランジスタの場合は、蓄積ゲーＨＵ域の
不純物濃度をチャンネル領域のそれより濃くする。

本発明は、１個又は複数個のＳＩＴ　　（画素）を持つ
光電変換装置として実施することができることは、もち
ろん可能である。その場合、ＳＩＴ画素の蓄積ゲート領
域に光電変換された光電荷を蓄積し、ゲートキャパシタ
Ｃ０を介して読出しパルスを印加して、信号出力を得る
こともできるし、また、ゲートキャパシタＣＧを設けず
に、蓄積ゲート領域をフローティング状態（電位が浮遊
している状態）として、ドレイン電流を直流的に出力し
てもよいし、蓄積ゲー）Ｒ域に電掻を形成し、抵抗を介
してゲートバイアス電圧を与え、そのゲートバイアス電
圧条件で光電荷に比例した「増幅されたドレイン電流」
を出力してもよい。

ＳＩＴ画素の構造としては上記実施例のそれぞれの構造
全てが適用できる。１個のＳＩＴを持つ光電変換装置に
第１図ｆａ）、山）及び第３図（ａｌ、山）のちのを適
用する場合には、分離領域は不要となる。ゲートキャパ
シタＣ０も同様に不要である。

〔発明の効果〕

以上、本発明によれば、ｐ基板を用いた場合を例にとる
と、（１）ｎ−又はｐ−チャンネル領域のチャンネル幅
１ｇがｐ゛゛積ゲート領域の拡散深さＸピとｎ−又はｐ
−チャンネル領域の厚さ（又はｐ゛゛込拡散幅）によっ
て決定するため、チャンネル幅１ｇの「工程によるばら
つきＪが抑えられ、従って、チャンネル領域中のピンチ
オフ点Ｇ”の位置及びポテンシャルΦどは、工程のばら
つきの影響を受けに＜＜、従って、個々の光電変換装置
の間でばらつきのない、均一な制御された素子特性が得
られる。

また、（２）ｐ”蓄積ゲート領域の拡散深さＸ　Ｊ　ｔ
’を浅く形成できるため、微細化が容易である。

更に、（３）ｎ”　ソース領域、ドレイン領域も浅く形
成でき、しかもｐ゛蓄蓄積ゲート領土上一部にゲートキ
ャパシタを形成すればよいため、ｎ゛ソースドレイン領
域、ｐ゛゛積ゲート領域、ゲートキャパシタｃｃｅｊ域
での光吸収を抑えられるため、開口率の高い、青感度の
良好な素子を得ることができる。また、（４）ｎ−又は
ｐ−チャンネル領域の厚さを薄くできるので、赤外光カ
ットの分光特性を得ることもできる。

本発明においてｐ基板は、バンクゲートとなっているた
め、ｐ基板の電位の印加方法により、飽和光量時のオー
バーフロードレインとしてｐ゛゛積ゲート領域−〇−チ
ャンネルーｐ基板のＰＮＰ寄生トランジスタを動作させ
ることもできる。

本発明のＳＩＴの製造工程は、周辺に形成される走査回
路や読出し選択回路の形成に使用されるＭＯ３工程と類
（１１点が多く、工程の共用化がはがれるという利点が
ある。

なお、実施例１のものは、光感度が高く微弱光を受光で
きる。

実施例２のものは、ｎ゛　ドレイン領域が分離領域と兼
用されているので、工程が簡素化され、微細化がより可
能になる。

実施例３のものは、ｐ基板上のｎ−又はｐ−チャンネル
領域の厚さは、ｐ゛゛込層により決定されるチャンネル
幅１ｇに独立に形成できるので、長波長感度を高くする
ことができる。

【図面の簡単な説明】

第１図ｆａ）は、固体撮像装置に使用した本発明の実施
例１にかかる光電変換装置１個の概略平面図であり、同
図Φ）は、そのＡ−Ａ　’矢視概略断面図であり、同図
ｔｃ＋は、その固体撮像装置全体の概略回路構成図であ
る。第２図（ａｌは、固体撮像装置に使用した従来の光電変
換装置１個の概略平面図であり、同図ｔｂ＋は、そのＡ
−Ａ　’矢視概略断面図である。第３図（ａｌ、山）は、実施例１の変形例である実施例
１の２にがかる光電変換装置１個の概略平面図である。第４図（ａｌは、固体撮像装置に使用した本発明の実施
例２にかかる光電変換装Ｗ１個の概略平面図であり、同
図（ｂｌは、そのＡ−Ａ　’矢視概略断面図であり、同
図（Ｃ１は、その固体Ｉ最像装置全体の概略回路構成図
である。第５図は、本発明の実施例３にかかる光電変填装置の概
略断面図である。第６図（ａｌは、固体描像装置に使用した本発明の実施
例４にかかる光電変換装置１個の概略平面図であり、同
図山）は、そのＡ−Ａ　’矢視概略断面図である。〔主要部分の符号の説明〕１１．４１・−ｍ−−−−−−・−ｐ基板１７．４７．
６７−・・−・・・・・ゲートキャパシタＣｃ。５７−・・・−・・・ｐ゛埋込領域１０１．４０１・・・・・−・−・・・・・・横接合型
５ＩＴ（画素）（’（１）／１（υン第１図第２図（ａ）第８図！ −９７’）− 〉へ

Claims

【特許請求の範囲】　低濃度の不純物を含有する半導体基板と、該基板上に
形成された基板と反対又は同一導電型の低不純物濃度の
チャンネル領域と、該チャンネル領域にそれぞれ設けら
れた基板と反対導電型の高不純物濃度のドレイン領域及
びソース領域と、該ソース領域とドレイン領域との間に
設けられた、基板と同一導電型の蓄積ゲート領域であっ
て、一部にゲート長が狭くなった部分を有する蓄積ゲー
ト領域とからなり、光電変換された光電荷が蓄積ゲート領域に蓄積され、ソ
ース又はドレイン電流が前記ゲート長が狭くなった部分
の下に位置するチャンネル領域を、基板平面とほぼ平行
に流れることを特徴とする光電変換装置。