JPH01235437A - パケット試験装置の遅延ジッタ挿入器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパケット転送方式、より具体的には、たとえば
音声パケットなどのパケット試験装置において遅延ジッ
タを挿入する装置に関するものである。

（従来の技術） たとえば音声パケットなどの実時間性の高いパケットを
転送するネットワークでは、パケットに遅延ジッタを与
えて網の動作を試験する試験装置が必要である。パケッ
トに遅延ジッタを与える従来方式の試験装置には、到来
した音声パケットを一時蓄積するメモリを含む固定遅延
付加回路を有し、入力音声パケットに対して固定的な時
間遅延を与えてメモリから音声パケットを読み出して送
出するものがあった。入力音声パケットは一定の周期で
入力されるが、それに含まれるワードデータはこの一定
の周期に同期してメモリに書き込まれる。メモリに蓄積
された音声パケットは、通常は所定の時間後読み出され
て網に送出される。

このメモリからの読出しは、同メモリの読出し側にある
読出し信号発生回路の発生する一定周期の読出し信号に
応動して行なわれる。この従来方式で送出パケットに遅
延ジッタを付加するときは、読出し信号発生回路の発生
する読出し信号を任意の期間だけ停止させることによっ
て音声パケットのメモリからの読出しを遅延させている
。

これによって、入力パケットに付加された固定遅延に対
してさらに遅れる方向のジッタが付与される。

（発明が解決しようとする課題） ところで、現実のネットワークに一定の周期で音声パケ
ットが伝送されると、この一定の周期に対して遅れる方
向の遅れジッタのみならず、早まる方向の進みジッタも
生ずることがある。しかし、従来のパケット試験装置に
おける遅延ジッタ挿入器では、遅れジッタを発生させる
ことができるが、進みジッタを発生させることはできな
かった。したがって、実際のネットワークに近い状態で
音声パケットの音声品質を評価する評価試験を行なうこ
とができないという問題があった。

本発明はこのような従来技術の欠点を解消し、実際のネ
ットワーク状態に近い遅延ジッタを付加し得るパケット
試験装置の遅延ジッタ挿入器を提供することを目的とす
る。

（課題を解決するための手段） 本発明によるパケット試験装置の遅延ジッタ挿入器は、
パケットを所定の時間間隔で入力する入力手段と、ダミ
ーデータを生成するダミーデータ生成手段と、パケット
およびダミーデータを両者を区別する識別表示とともに
一時蓄積し、それらをその蓄積順に読み出す記憶手段と
、入力手段に入力されたパケット、およびダミーデータ
生成手段の生成したダミーデータを選択的に記憶手段に
書き込む選択手段と、記憶手段から読み出されたパケッ
トを送出する出力手段と、記憶手段から読み出された識
別表示に応じて出力手段を制御する制御手段とを含み、
選択手段は、入力手段に入力されたパケットを所定の時
間間隔で記憶手段に書き込み、ダミーデータ生成手段の
生成したダミーデータを、記憶手段に書き込まれたパケ
ットに続く記憶位置へ識別表示とともに書き込み、記憶
手段は、記憶手段に書き込まれたパケットおよびダミー
データを識別表示とともにその書込み順に読み田し、制
御手段は、識別表示によって、記憶手段から読み出され
たパケットを識別したときは出力手段からパケットを送
出させ、識別表示によって、記憶手段から読み出された
ダミーデータを識別したときは出力手段からダミーデー
タを送出させず、これによって、出力手段から送出され
るパケットに所定の間隔に対するジッタを付加する。

（作　用） 本発明によれば、入力手段に入力されたパケットは、選
択手段を介して所定の時間間隔で記憶手段に書き込まれ
る。ダミーデータ生成手段の生成したダミーデータは、
記憶手段に書き込まれたパケットに続く記憶位置へ識別
表示とともにやはり選択手段を通して書き込まれる。記
憶手段は、記憶手段に書き込まれたパケットおよびダミ
ーデータを識別表示とともにその書込み順に読み出す。

制御手段は、読み出された識別表示より、記憶手段から
読み出されたパケットを識別すると、出力手段からパケ
ットを送出させる。また、記憶手段から読み出されたダ
ミーデータを識別したときは、出力手段からダミーデー
タを送出させない。

これによって、出力手段から送出されるパケットには、
所定の間隔に対して遅れるジッタや、これに対して早ま
るジッタも付加される。

（実施例） 次に添付図面を参照して本発明によるパケット試験装置
の遅延ジッタ挿入器の実施例を詳細に説明する。

第１図を参照すると、本発明による遅延ジッタ挿入器を
音声パケット試験装置に適用した実施例は、入力線ｌＯ
から所定の周期Ｔ（第２図）で到来する音声パケットに
固定的な時間遅延を与えて出力線１２から送出し、この
所定の周期Ｔに対して遅れる遅れジッタおよび早まる進
みジッタをランタムに生成する機能を有する。この目的
機能のため本装置は固定遅延付加メモリ回路１４を有す
る。同メモリ回路１４は基本的には、その入力１Ｂに入
力される音声パケットを一時蓄積して所定の期間後にこ
れを入力順にその出力１８から読み出す記憶回路である
。メモリ回路１４は、このような書込みのための書込み
回路、および読出しのための読出し回路（図示せず）を
含む。

入力線１０は入力バッファ回路２０に接続され、これに
は、本実施例では所定の周期Ｔで音声パケットが入力さ
れる。入力バッファ回路２０は、音声パケットを一時蓄
積してその出力２２に出力する本装置の入力回路である
。その出力２２はセレクタ２４の一方の入力に接続され
、セレクタ２４の出力が画工遅延付加メモリ回路１４の
入力１６に接続されている。セレクタ２４は他方の入力
２６を有し、同人力２Ｂはダミーデータ生成回路２８の
出力に接続されている。

ダミーデータ生成回路２８は、本実施例ではランダムな
長さすなわち少なくとも１個のダミーデータ５０（第３
図）をその出力２６に発生する回路である。これは、本
実施例では一様乱数表を備え、これから導出された乱数
に等しい個数のダミーデータ５０を生成する。その際ダ
ミーデータ生成回路２Ｂは、生成したダミーデータ５０
に値「１」のダミーデータ表示ビット５２を付加する。

セレクタ２４は、２つの入力２２および２６を選択的に
その出力１Ｂに接続する選択回路であり、これによって
固定遅延付加メモリ回路１４に入力バッファ回路２０か
らの音声パケ−／　）のワードデータ５４、またはダミ
ーデータ生成回路２８で生成されたダミーデータ５０（
第３図）のいずれかがメモリ回路１４に入力される。

ダミーデータ生成回路２８からのダミーデータ５０を選
択したときはダミーデータ表示ビット５２が「１」に設
定され、また入力バッファ回路２０からのワードデータ
５４を選択したときは同ビットが「０」に設定され、固
定遅延付加メモリ回路１４に書き込まれる。ダミーデー
タ表示ビット５２は、値「１」でそのデータがダミーで
あることを示し、値「０」でそのデータが有意な音声パ
ケットを構成することを示す識別表示である。

ダミーデータ生成回路２８は、ダミーデータ５０を常時
発生するように構成されていてもよい、その場合、固定
遅延付加メモリ回路１４に書き込まれるダミーデータ５
０の個数はセレクタ２４がその入力２６をその出力１６
に接続する回数ないしは期間長に依存する。したがって
、セレクタ２４の制御回路に、たとえば乱数発生機能を
有し、これに従って選択的接続を行なうように構成して
もよい、なお、セレクタ２４の制御回路は、とくに図示
されていないが、同セレクタ２４に含まれている。また
本実施例では、ダミーデータ５０の生成個数が一様乱数
にて決められるように構成されているが、本発明は必ず
しもこの構成に限定されない、たとえば本装置の操作者
が本試験装置の入力装置から遅延ジッタの量を指示し、
それに応じた個数のダミーデータ５０を挿入するように
、ダミーデータ生成回路２８またはセレクタ２４を可変
設定可能な構成としてもよい。

固定遅延付加メモリ回路１４は、その入力１８で受けた
データをその入力順に順番のアドレスに記憶する。基本
的には、セレクタ２４より入力される音声パケットのワ
ードデータ５４およびダミーデータ５０をそれらのダミ
ーデータ表示ビット５２とともに各記憶位置に記憶し、
所定の期間後にそれらを入力順に所定の速度で読み出す
。これにより、所定の時間間隔Ｔで到来した入カバケン
トにランタムな遅れジッタおよび進みジッタを付加して
出力する固定遅延性カロ機能およびジッタ付４機能機能
が実現される。固定遅延付加メモリ回路１４から、音声
パケットのワードデータ５４およびダミーデータ５０が
その出力１８に読み出され、ダミーデータ表示ビット５
２がその出力３０に読み出される。

ダミーデータ表示ビット出力３０はダミーデータ検出回
路３２に接続されている。同検出回路３０は、ダミーデ
ータ表示ビット５２から、それがｒＯＪであればワード
データ出力１８のデータが音１１パケットのワードデー
タ５４である旨、またｒｌＪであればダミーデータ５０
である旨を識別し、その旨を出力３４から出力４７２７
回路３８へ知らせる出力バッファ回路３６の制御回路で
ある。

出力パフフッ回路３６は、ｌパケット分のワードデータ
５４を一時蓄積する記憶容量を有し、ダミーデータ検出
回路３２の出力３４からの指示に応じて、固定遅延付加
メモリ回路１４の出力１８から出力されるデータのうち
音声パケットのワードデータ５４を選択して蓄積する本
装置の出力回路である。１パケツト分のデータ５４が蓄
積されると、それを用刀線１２から送出する。

次に、本実施例の動作を第２図を参照して説明する０本
実施例では同図（Ａ）に示すように、入力線ｌＯに到来
する音声パケットは５ワードで１パケツトが形成され、
所定の時間間隔Ｔで入カバ、２ファ回路２０からその出
力２２に周期的に出力される。ここでは時間間隔Ｔは８
ワ一ド時間に等しい。また、ダミーデータ生成回路２８
は同図（Ｂ）に示すように、入力バッファ回路２０から
１パケツト分のワードデータ５４が出力された後の期間
において、ランダムな個数のダミーデータ５０をその出
力２Ｂに生成する。

セレクタ２４は、入力バッファ回路２０からパケットが
出力されているときは、入力バッファ回路２０からの入
力２２をその出力１６に接続してそのパケットのワード
データ５４とダミーデータ表示ビット５２を固定遅延付
加メモリ回路１４に書き込ませる。

ワードデータ５４は、入力順にメモリ回路１４の順番の
アドレスに記憶される。この場合、タミー表示ビット５
２は「０」である、この書込みは、入力バッファ回路２
０から出力されるワードデータ５４の間隔より十分に短
い時間で行なわれる。

ダミーデータ生成回路２８がダミーデータ５０を生成す
ると、セレクタ２４はその出力１６をダミーデータ生成
回路２８の側の入力２６に接続する。そこで、生成され
たダミーデータ５０がそのダミーデータ表示ビット５２
とともに固定遅延付加メモリ回路１４にメモリ回路１４
の順番のアドレスに入力順に蓄積される。この場合、ダ
ミー表示ビット５２は「１」である。この書込みも、入
力バッファ回路２０のワードデータ出力時間間隔より十
分に短い時間で行なわれる。

第２図に示すように、この例では、ダミーデータ生成回
路２８の一様乱数の発生によって３ワードの１１１ダミ
ーデータが１１１パケツトの後の３ワ一ド期間に挿入さ
れる。こうして固定遅延付加メモリ回路１４に書き込ま
れた状態が第３図に示されている。１１１パケツトと＃
１ダミーデータとで合計８ワ一ド期間であり、これは入
力パケットの周期Ｔに実質的に等しい、したがってこの
場合は遅延ジッタが付与されていない０次に、雲２パケ
ットに続いてやはり一様乱数に従ってこの例では４ワー
ドのａ２ダミーデータが挿入される。この４ワ一ド期間
はパケット間間隔３ワード期間より長いので、これによ
って遅れジッタが付加されることになる。その後同様に
して、謔３パケットに続いて２ワードのダミーデータ雲
３が挿入される。この２ワ一ド期間はパケット間間隔３
ワードより短いので、これによって進みジッタが付加さ
れることになる。

こうして、第３図かられかるように、相続く２つの入力
パケットの間にランダムな個数のダミーデータ５０が介
挿された形でパケットのワードデータ５４およびダミー
データ５０がダミーデータ表示ビット５２とともに固定
遅延付加メモリ回路１４の順次のアドレスの記憶位置、
この例ではアドレスＩＩＱから順に格納される。

固定遅延付加メモリ回路１４からの読出しは、第２図（
Ｃ）に示すように、入力パケットに対する所定の固定遅
延をもって周期的に行なわれる。なお第２図（Ｃ）は同
図（Ａ）および（Ｂ）とは時間軸が相違し、別の時間の
読出し状態が示されている。この例では、各アドレスに
ついてＴ／８に叉質的に等しい周期でワードデータ５４
またはダミーデータ５２の読出しが行なわれる。

第３図の例では、初めに雲１パケットの５ワードが固定
遅延付力ロメモリ回路１４のアドレス１１〜雲４から読
み出され、これに続いて３ワードのｓ１ダミーデータが
アドレス誌５〜ｓ７から読み出される。したかって遅延
ジッタは付与されない。

より詳細には、読み出された５ワードのワードデータ５
４は、メモリ回路１４からその出力１８に出力され、読
み出されたダミーデータ表示ビット５２はその出力３０
からダミーデータ検出回路３２に入力される。同検出回
路３２は、ダミーデータ表示ビット５２が「０」である
ことを検出し、そのデータが有意の音声パケットのワー
ドデータ５４である旨を出力バッファ回路３６に知らせ
る。出力４７２７回路３６はこれに応動して、入力１８
のワードデータ５４を順次取り込み、−時蓄積する。ワ
ードデータ５４が１パケット分蓄積されると、出力バッ
ファ回路３６はそれらの１つのパケッ１１に組み立て、
出力線１２から送出する。

これに続いてメモリ回路１４からはダミーデータ５０が
３ワード読み出され、メモリ回路１４からその出力１８
に出力される。これとともに読み出されたダミーデータ
表示ビット５２はその出力３０からダミーデータ検出回
路３２に入力される。同検出回路３２は、ダミーデータ
表示ビット５２が「１」であることを検出し、その旨を
出力バッファ回路３８に知らせる。出力バッファ回路３
６はこれに応動して、入力１８のダミーデータ５０を破
棄する。つまり、ダミーデータ５０は出力バッファ３６
に入力されない。

したがって出力４７２７回路３Ｂは、３ワードに相当す
る期間の空き時間をその出力１２に与える。これによっ
て、次の暮２パケット送出まで所定の周期Ｔが確保され
る。

ｓ１ダミーデータの固定遅延付加メモリ回路１４からの
読出しに続いて５ワードのｓ２パケットが同回路１４か
ら読み出され、その後、４ワードの＃２ダミーデータが
グミ−データ表示ビット５２とともに読み出される。＃
２ダミーデータは、前述と同様にしてダミーデータ検出
回路３２の検出動作に従って出力バッファ回路３６を介
して出力線１２から送出され、その後に４ワ一ド期間の
空白が形成される。

したがってｓ２パケットの後に周期Ｔに対して１ワ一ド
期間に相当する遅れジッタが付加されたことになる。

第２図（Ｃ）に示すように、１１２パケツトのデータ読
出しに続いて暑３パケットがメモリ回路１４から読み出
され、その後、２ワードの林３ダミーデータがダミーデ
ータ表示ビット５２とともに読み出される。そこで、前
述と同様にして２ワ一ド期間の空白が形成される。した
がって韓３パケットの後に周期Ｔに対して１ワ一ド期間
に相当する進みジッタが付加されたことになる。

要約すると本実施例では、入力された有意な音声パケッ
トの間にダミーデータ５４を挿入して固定遅延付加メモ
リ回路１４に蓄積する。出力側では、有意な音声パケッ
トであるかダミーデータ５０であるかを識別することに
よって有意な音声パケットのみを送出する。これによっ
て、従来方式におけるような遅れジッタのみならす、音
声パケットの入力周期Ｔに対して早まる方向の進みジッ
タも付加することができる。

本発明を音声パケットに適用した特定の実施例について
説明したが、本発明はこれのみに限定されず、入出力八
ツファ２０および３６の容量や固定遅延付加メモリ回路
１４の容量を適切に設定すれば、本発明はデータパケッ
トや画像パケットの試験装置にも効果的に適用される。

（発明の効果） 本発明によれば、上述のように構成したことによって送
出パケットに遅れジッタおよび進みジッタの両方が付加
される。したがって、本発明をパケット試験装置に適用
すれば、ネットワークの実際の状態に近い遅延ジッタが
付加され、現実に即した評価試験を行なうことができる
。

【図面の簡単な説明】

第１図は本発明によるジッタ挿入器を音声パケットの試
験装置に適用した実施例を示す機能ブロック図、 第２図は、第１図に示す実施例の各部に現われる信号の
例を示す信号波形図、 第３図は同実施例における固定遅延付加メモリ回路にお
けるデータ配列の例を示す図である。 部分の符号の説明 ＋４．、、固定遅延付加メモリ回路 ２０・・・入カフ′ソファ回路 ２８、、、ダミーデータ生成回路 ３２、、、ダミーデータ検出回路 ３Ｇ、、、出力バッファ回路 特許出願人　沖電気工業株式会社 代　理　人　香取　孝雄 大巾　隆夫

Claims (1)

1. 【特許請求の範囲】 パケットを所定の時間間隔で入力する入力手段と、 ダミーデータを生成するダミーデータ生成手段と、 前記パケットおよびダミーデータを、該ダミーデータと
   該パケットとを区別する識別表示とともに一時蓄積し、
   それらをその蓄積順に読み出す記憶手段と、 前記入力手段に入力されたパケット、および前記ダミー
   データ生成手段の生成したダミーデータを選択的に前記
   記憶手段に書き込む選択手段と、 前記記憶手段から読み出された前記パケットを送出する
   出力手段と、 前記記憶手段から読み出された識別表示に応じて前記出
   力手段を制御する制御手段とを含み、前記選択手段は、 前記入力手段に入力された前記パケットを前記所定の時
   間間隔で前記記憶手段に書き込み、前記ダミーデータ生
   成手段の生成したダミーデータを前記記憶手段に前記書
   き込まれたパケットに続く記憶位置へ前記識別表示とと
   もに書き込み、 前記記憶手段は、該記憶手段に書き込まれた前記パケッ
   トおよびダミーデータを前記識別表示とともにその書込
   み順に読み出し、 前記制御手段は、前記識別表示によって前記記憶手段か
   ら読み出されたパケットを識別したときは前記出力手段
   から該パケットを送出させ、前記識別表示によって該記
   憶手段から読み出されたダミーデータを識別したときは
   該出力手段から該ダミーデータを送出させず、 これによって、前記出力手段から送出されるパケットに
   前記所定の間隔に対するジッタを付加することを特徴と
   するパケット試験装置の遅延ジッタ挿入器。