JPH012346A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は半導体集積回路に関し、特に入力特性検査用
の機能を備えた半導体集積回路に関する。

（従来の技術） 半導体集積回路の入力特性の検査のために、従来では第
４図に示すようなＬＳＩ入力検査用回路が設けられてい
た。この回路は、各人力バッファＢ１〜Ｂｎ　（７）次
段に２人力ＮＡＮＤゲートｎａ１〜ｎａｎをそれぞれ設
け、そのＮＡＮＤゲートの一方の入力を対応するバッフ
戸の出力に、またその他方の入力を前９のＮＡＮＤゲー
トの出力に接続したものである。最終段のＮＡＮＤゲー
１〜すなわちｎａｎの出力はマルチプレクサ１０の一方
の入力Ａに供給され、またマルチプレクサ１０の他方の
入力６にはＬＳＩの内部信号であるシステム出力が供給
される。これらの２つの入力信号は、テスト用端子王に
印加されてバッファＢｔを介してマルチプレクサ１０に
送られるテスト信号に応じてそのいずれか一方が選択さ
れて、出力バッファ１１を介して出力端子１２に送られ
る。

このような構成の検査回路にあっては、検査対象となる
入力バッファ以外の全ての入力バッファに“Ｈ゛ルベル
信号を供給して検査が行われる。

つまり、入力バッファの数が全体で偶数間であれば、検
査対象のバッファに゛Ｈ″レベルの信号を供給した際に
出力端子１２が゛Ｈ°ルベルとなるか、あるいは“Ｌ”
レベルの信号を供給した際に出力端子１２が“Ｌ°ルベ
ルとなればそのバッファが正常に動作していると判断さ
れる。したがって、全ての入力バッファについて検査を
行なうためには、前述のように検査対象以外のバッフ１
に゛Ｈ°°レベル、検査対象となるバッファに゛Ｈパま
たは“Ｌ”レベルの信号を供給する手順を入力端子の数
だけ繰返し行なう必要があり、入力端子数倍のテスト時
間が必要であった。

（発明が解決しようとする問題点） この発明は前記のような点に鑑みなされたもので、従来
では入力特性の検査を行なうために入力端子の数だけ検
査のための手順を繰返し実行する必要があるため、入力
特性の検査に時間がかかった点を改善し、入力特性の検
査を短時間で効率的に実行できる半導体集積回路を提供
することを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明による半導体集積回路にあっては、信号入力端
子に入力端が接続される入力バッファと、前記信号入力
端子に出力端が接続される３状態出力バッファとにより
構成される入力回路を各信号入力端子毎に備え、前記入
力回路の３状態出力バッファの入力端には他の入力回路
に設けられた入力バッファの出力端が接続され、入力バ
ッファの動作特性を検査するテストモード時には、検査
対象となる入力バッフ戸と同じ入力回路内の３状態出力
バッファの出力は高インピーダンス状態になるように制
御され、検査対象とならない入力バッフ？と同じ入力回
路内の３状態出力バッファの出力はその人り端に供給さ
れる信号に応じた電位となるように制御される如く構成
したものである。

（作用） 前記構成の半導体集積回路にあっては、テストモード時
において、３状態出力バッファに検査対象となる入力バ
ッファの出力端が接続されている入力回路の信号入力端
子に検査対象の入力バッファからの出力が供給される。

したがって、検査対象となる側の入力回路の信号入力端
子に検査用信号を印加し、検査対象ならない側の入力回
路の信号入力端子の電位を観測することによって、効率
良く入力特性を検査することが可能となる。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明の一実施例に係る半導体集積回路を示
すもので、各信号入力端子１〜ｎに対応して、各々が入
カバツアと３状態　（Ｈ″。

１１１　Ｉｌ、高インピーダンス）出力バッファとによ
り構成される入力回路１１〜１ｎがそれぞれ設けられて
いる。

入力回路１１〜１ｎの各入カバツアＢ１〜３ｎの入力端
はそれぞれ対応する入力端子１〜ｎに接続され、またそ
の各出力はＬＳＩ内のシステム入力信号として使用され
ると共に、前段の入力回路における３状態出力バッファ
８１〜Ｓｎの入力にもそれぞれ供給される。この場合、
初段の入力回路１１における入カバッフ、アＢ１の出力
は、ｆｉ１１段の入力回路１ｎの３状態出力バツフ？　
Ｓｎの入力に供給されている。

各基本回路１１〜１ｎの３状態出力バッファ８１〜３ｎ
の出力端は、それぞれ対応する入力端子１〜ｎに接続さ
れている。また、奇数段目の入力回路１１、１３．・・
・の３状態出力バッファの動作アリ皿はテスト信号Ｔ１
により行われ、偶数段目の入力回路１２、１４．・・・
の３状態出力バッファの動作制御はテスト信号■２によ
って行われる。

入力特性を検査するテストモード時には、まずテスト信
号Ｔ１を有効、テスト信号Ｔ２を無効として、奇数段の
入力回路の３状態出力バッファＳｌ　、８３・・・を出
力状態、偶数段の入力回路の３状態出力バッファＳ２．
３４・・・を高インピーダンス状態にする。そして、偶
数段目の入力端子２゜４・・・に所定の電圧の入力信号
を供給して、奇数段目の入力端子にその信号が伝達され
たか否かを蜆測する。これによって、偶数段目の入力回
路における入力バッファＢ２．８４・・・の検査を一度
に行なうことができる。

次に、テスト信号Ｔ１を無効とし、テスト信号Ｔ２を有
効として、奇数段目の入力回路の３状態出力バッファ８
１．８３・・・を高インピーダンス状態、偶数段目の３
状態出力バッファＳｎ　、Ｓ２・・・を出力状態にする
。そして、奇数段目の入力端子１．３・・・に所定の電
圧の入力信号を供給し、その信号が偶数段目の入力端子
ｎ、２・・・に伝達されたか否かを観測する。これによ
って、奇数段目の入力回路１，３・・・の入力バッフｙ
Ｂ１　、Ｂ３・・・の検査を一庭に行なうことができる
。

また、テスト信号ＴＩ　、Ｔ２を共に有効にすると、全
ての３状態出力バッファ８１〜Ｓｎが出力状態となるの
で、いずれか１つの入力端子に所定の電圧の入力信号を
供給するだけで、全ての入力バッファはその電圧が入力
された時と同じように安定する。したがって、検査のた
めに全□ての入力バッファを安定させることが必要なス
タティック１ｏｏテストや出力ＤＣテスト等においては
、全ての入力端子に入力端子に信号を供給する必要がな
く、いずれか１個の入力端子に信号を供給することで検
査を行なうことができる。

尚、通常のシステム動作を行なう場合には、テスト信号
ＴＩ、テスト信号Ｔ２共に無効にしておけば、全ての３
状態出力バッファが高インピーダンス状態となるので、
システム動作に影響を与えることなくシステム動作を行
なうことができる。

第２図はこの発明の他の実膿例を示すもので、各入力端
子毎に入力バッファと３状態出力バッファとにより構成
される入力回路を備えている点は第１図と同様であるが
、各人力バッファの出力をその前段の入力回路の３状態
出力バッフ戸の入力に供給するのでなく、２個の入力回
路を１組としてその組の中で信号を互いに送受する構成
になっている。すなわち、入力回路１２の入力バッファ
Ｂ２の出力は入力回路１１の３状態出力バッファＳ１の
入力に供給され、この入力回路１１の入力バッファＢ１
の出力は入力回路１２の３状態出力バッファＳ２の入力
に供給される。そして、このような各組の一方の入力回
路にはテスト信＠ＴＩが供給され、他方の入力回路には
テスト信号Ｔ２が供給される。このような構成にしても
、第１図の構成と同様に２回の検査で全ての入カバツア
を検査することができる。

また、テスト信号１．テスト信号２共に有効とすると、
１組毎のループが構成されるので、前ｊホのようなスタ
ティック１ｏｏテストや出力ＤＣテストを行なう場合に
は、全ての入力端子数の半分の入力信号が必要となる。

しかし、その分ＬＳＩ内に供給できる入力信号の組合わ
せが多くなるので、簡単な機能テストも同時に実行する
ことができる。

また、テスト信号Ｔ１とテスト信号Ｔ２を共に無効にす
れば、通常のシステム動作を実行することができる。

第３図はテスト信号ＴＩ　、Ｔ２の発生回路の構成例で
あり、１つのテスト用外部信号入力端子で２つのテスト
信号ＴＩ　、Ｔ２を発生できるようにしたものである。

この回路では、任意の入力回路１にの入力バッファＢｋ
の出力を利用し、この出力をＤフリップフロップ３０の
データ入力に入力している。このＤフリップフロップ３
０のＱ出力端子は、ＮＯＲゲート３１の一方の入力と別
のＤフリップフロップ３２のデータ人力りに接続され、
このＤフリップフロップ３２のＱ出力端子はＮＯＲゲー
ト３３の一方の入力に接続されている。また、テスト用
外部入力端子Ｔからの信号は、テスト用人力バッファＳ
ｔを介してＤフリップフロップ３０．３２の各り０ツク
入力ＣＫに供給されると共に、ＮＯＲゲート３１．３３
の他方の入力にそれぞれ供給される。

したがって、テスト用外部入力端子Ｔに゛°Ｈ″レベル
の信号を入力すると、ＮＯＲゲート３１．３３の出力す
なわちテスト信号ＴＩ　、Ｔ２は共に“Ｌ　ＩＴレベル
となり、通常のシステム動作モードとなる。

また、テスト用外部入力端子Ｔに゛Ｌ°ルベルの信号が
供給されると、テスト化＠Ｔ１．Ｔ２はＤフリップフロ
ップ３０．３２のそれぞれの配憶状態に応じて制御され
る。すなわち、入力端子Ｋに所望のテスト信号を供給し
、テスト用外部入力端子Ｔにパルスを加えて、テスト信
号ＴＩ　、Ｔ２の状態を設定した後に、検査を実行すれ
ばよい。

［発明の効果〕 以上のようにこの発明によれば、３状態出力バッフ戸に
検査対象となる入力バッファの出力端が接続されている
入力回路の信号入力端子に検査対象の入力バッファから
の出力が供給されるため、検査対象となる側の入力回路
の信号入力端子に検査用信号を印加し、検査対象ならな
い測の入力回路の信号入力端子の電位を観測することに
よって、効率良く入力特性を検査することが可能となる
。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る半導体集（）回路を
説明する回路図、第２図はこの発明の他の実施例を説明
する回路図、第３図は第１図および第２図の回路に１φ
用されるテスト信号発生用回路の一例を示す回路図、第
４図は従来の半導体集４回路を説明する回路図である。 １〜ｎ・・・入力端子、１１〜１ｎ・・・入力回路、８
１〜Ｂｎ・・・入力バッファ、８１〜Ｓｎ・・・３状態
出力バッファ。 出願人代理人　弁理士　鈴江武彦 １Ｔ２ 第２図 第３図 Ｂｔ 第４図

Claims (3)

【特許請求の範囲】
1. （１）信号入力端子に入力端が接続される入力バッファ
   と、前記信号入力端子に出力端が接続される３状態出力
   バッファとにより構成される入力回路を各信号入力端子
   毎に備え、 前記入力回路の３状態出力バッファの入力端には他の入
   力回路に設けられた入力バッファの出力端が接続され、
   入力バッファの動作特性を検査するテストモード時には
   、検査対象となる入力バッファが設けられた入力回路内
   の３状態出力バッファの出力は高インピーダンス状態に
   なるように制御され、検査対象とならない入力バッファ
   が設けられた入力回路内の３状態出力バッファの出力は
   その入力端に供給される信号に応じた電位となるように
   制御される如く構成されることを特徴とする半導体集積
   回路。
2. （２）前記入力回路は２個づつの組を成し、互いに他方
   の入力回路の入力バッファの出力が一方の入力回路の３
   状態出力バッファの入力となるように接続され、一方の
   入力回路の入力バッファが検査対象となりその入力回路
   の３状態出力バッファの出力は高インピーダンス状態と
   なるように制御され、他方の入力回路の入力バッファは
   検査対象とならずその入力回路の３状態出力バッファは
   入力端に供給される信号に応じた電位となるように制御
   されることを特徴とする特許請求の範囲第１項記載の半
   導体集積回路。
3. （３）前記入力回路は全体で１つのループを構成し、各
   段の入力回路の入力バッファの出力端はその前段の入力
   回路に設けられた３状態出力バッファの入力端に接続さ
   れ、１段おきの入力回路の入力バッファが検査対象とな
   りその入力回路の３状態出力バッファの出力は高インピ
   ーダンス状態となるように制御され、検査対象とならな
   い側の入力回路の３状態出力バッファは入力端に供給さ
   れる信号に応じた電位となるように制御されることを特
   徴とする特許請求の範囲第１項記載の半導体集積回路。