JPH0122622B2 - - Google Patents
Info
- Publication number
- JPH0122622B2 JPH0122622B2 JP55039036A JP3903680A JPH0122622B2 JP H0122622 B2 JPH0122622 B2 JP H0122622B2 JP 55039036 A JP55039036 A JP 55039036A JP 3903680 A JP3903680 A JP 3903680A JP H0122622 B2 JPH0122622 B2 JP H0122622B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- character
- character pattern
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004590 computer program Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Document Processing Apparatus (AREA)
Description
【発明の詳細な説明】
本発明は、文字パターンを記憶したリードオン
リメモリを備え、その文字パターンを用いて計算
結果を表示するプログラム計算機に関し、特に表
示可能の文字パターンの種類を経済的に増大させ
るようにしたものである。
リメモリを備え、その文字パターンを用いて計算
結果を表示するプログラム計算機に関し、特に表
示可能の文字パターンの種類を経済的に増大させ
るようにしたものである。
一般に、文字を使用して計算結果を表示するプ
ログラム計算機においては、米国式情報交換用標
準コードすなわちいわゆるASCII（American
Standard Code for Information Interchange）
の文字セツトを使用しているが、ドイツ語、フラ
ンス語あるいはイタリア語等を使用する英語国以
外の諸国においては、そのASCIIに含まれていな
い文字を一部に使用して計算結果の表示が行なわ
れており、国によつてはギリシヤ文字やロシア文
字等の特殊な文字セツトを計算結果の表示に使用
することが要求される。しかしながら、それらの
文字パターンを記憶しておくためにリードオンリ
メモリ中に占める記憶容量の割合は、プログラム
計算機本来の計算用プログラムを記憶している記
憶容量の割合に比して遥かに小さい。したがつ
て、計算用プログラムと併わせて一部に文字セツ
トを記憶しているリードオンリメモリとして、
ASCII文字用、ギリシヤ文字用、ロシア文字用等
の各国専用の文字セツト毎にそれぞれ専用のもの
を作成すると、大容量であつてしかもその一部の
記憶内容が異なるに過ぎないリードオンリメモリ
を幾種類も製作しなければならないことになり、
製品としての価格が著しく高くなり、経済的に不
利となる欠点が、従来のこの種のプログラム計算
機には存していた。
ログラム計算機においては、米国式情報交換用標
準コードすなわちいわゆるASCII（American
Standard Code for Information Interchange）
の文字セツトを使用しているが、ドイツ語、フラ
ンス語あるいはイタリア語等を使用する英語国以
外の諸国においては、そのASCIIに含まれていな
い文字を一部に使用して計算結果の表示が行なわ
れており、国によつてはギリシヤ文字やロシア文
字等の特殊な文字セツトを計算結果の表示に使用
することが要求される。しかしながら、それらの
文字パターンを記憶しておくためにリードオンリ
メモリ中に占める記憶容量の割合は、プログラム
計算機本来の計算用プログラムを記憶している記
憶容量の割合に比して遥かに小さい。したがつ
て、計算用プログラムと併わせて一部に文字セツ
トを記憶しているリードオンリメモリとして、
ASCII文字用、ギリシヤ文字用、ロシア文字用等
の各国専用の文字セツト毎にそれぞれ専用のもの
を作成すると、大容量であつてしかもその一部の
記憶内容が異なるに過ぎないリードオンリメモリ
を幾種類も製作しなければならないことになり、
製品としての価格が著しく高くなり、経済的に不
利となる欠点が、従来のこの種のプログラム計算
機には存していた。
本発明の目的は、上述した従来の欠点を除去
し、計算結果表示用の文字セツトを一部に記憶し
た計算プログラム記憶用のリードオンリメモリと
しては１種類のみを製作すれば足りるようにして
製造価格を低下させたプログラム計算機を提供す
ることにある。
し、計算結果表示用の文字セツトを一部に記憶し
た計算プログラム記憶用のリードオンリメモリと
しては１種類のみを製作すれば足りるようにして
製造価格を低下させたプログラム計算機を提供す
ることにある。
すなわち、本発明プログラム計算機は、最も広
く使用されるASCII文字セツトを計算制御用プロ
グラムと併わせて記憶したリードオンリメモリを
１種類だけ製作し、ASCII以外のギリシヤ文字や
ロシア文字等の文字セツトに関しては、それぞれ
に専用の小容量のリードオンリメモリを併用する
ことによつて、それぞれ用語の異なる各国におけ
る使用に適合させるようにしたものである。
く使用されるASCII文字セツトを計算制御用プロ
グラムと併わせて記憶したリードオンリメモリを
１種類だけ製作し、ASCII以外のギリシヤ文字や
ロシア文字等の文字セツトに関しては、それぞれ
に専用の小容量のリードオンリメモリを併用する
ことによつて、それぞれ用語の異なる各国におけ
る使用に適合させるようにしたものである。
以下に図面を参照して本発明を詳細に説明す
る。
る。
まず、本発明プログラム計算機の基本的構成の
例を第１図に示す。図示の構成において、CPU
は中央演算処理装置であつて、その中央演算処理
装置CPUが有するメモリ中、その一部をなす
ADRは、文字パターンを記憶した他のメモリ装
置のメモリアドレスを記憶しておくメモリであ
る。また、MEMは大容量のリードオンリメモリ
であつて、その一部をなす文字コード発生器CG
１にはASCII文字セツトの文字パターンが書込ま
れており、その他の部分には計算機におけるすべ
ての制御プログラムが書込まれている。なお、ｌ
１はリードオンリメモリMEMから制御プログラ
ムおよび文字パターンを読出して中央演算処理装
置CPUに転送するためのデータ線であり、ｌ２
は中央演算処理装置CPUから表示装置DSPに文
字パターン等の表示データを転送するためのデー
タ線である。したがつて、ASCII文字セツトのみ
を使用する英語国においては、上述したところま
での構成により完全なプログラム計算機として使
用することができる。
例を第１図に示す。図示の構成において、CPU
は中央演算処理装置であつて、その中央演算処理
装置CPUが有するメモリ中、その一部をなす
ADRは、文字パターンを記憶した他のメモリ装
置のメモリアドレスを記憶しておくメモリであ
る。また、MEMは大容量のリードオンリメモリ
であつて、その一部をなす文字コード発生器CG
１にはASCII文字セツトの文字パターンが書込ま
れており、その他の部分には計算機におけるすべ
ての制御プログラムが書込まれている。なお、ｌ
１はリードオンリメモリMEMから制御プログラ
ムおよび文字パターンを読出して中央演算処理装
置CPUに転送するためのデータ線であり、ｌ２
は中央演算処理装置CPUから表示装置DSPに文
字パターン等の表示データを転送するためのデー
タ線である。したがつて、ASCII文字セツトのみ
を使用する英語国においては、上述したところま
での構成により完全なプログラム計算機として使
用することができる。
しかして、本発明計算機においては、ASCII文
字セツト以外のに使用する文字パターンを予じめ
書き込んだリードオンメモリCG２を用意してお
き、そのリードオンリメモリCG２を中央演算処
理装置CPUに接続する。そのリードオンリメモ
リCG２の一部、例えばその先頭のメモリアドレ
スには特定のコード、例えば16進コードのAAを
書込んでおき、データ線ｌ１を介し、その16進コ
ードAAを読出して中央演算処理装置CPUに転送
すことにより、その追加のリードオンリメモリ
CG２が計算機本体に接続されているか否かの判
定に使用することができる。
字セツト以外のに使用する文字パターンを予じめ
書き込んだリードオンメモリCG２を用意してお
き、そのリードオンリメモリCG２を中央演算処
理装置CPUに接続する。そのリードオンリメモ
リCG２の一部、例えばその先頭のメモリアドレ
スには特定のコード、例えば16進コードのAAを
書込んでおき、データ線ｌ１を介し、その16進コ
ードAAを読出して中央演算処理装置CPUに転送
すことにより、その追加のリードオンリメモリ
CG２が計算機本体に接続されているか否かの判
定に使用することができる。
かかる構成の本発明計算機における追加リード
オンメモリの実装時の制御プログラム処理のフロ
ーチヤートを第２図に示す。その制御プログラム
はリードオンリメモリMEMに記憶してある制御
プログラムの一部をなすものであり、図示のフロ
ーチヤートに従つて、リードオンリメモリCG２
が計算機本体に実装された場合に、文字パターン
のメモリアドレスを記憶すべき中央演算処理装置
CPU内のメモリADRにリードオンリメモリCG２
に書込まれている各文字パターンの先頭アドレス
をロードし、また、リードオンリメモリCG２が
計算機本体に実装されていなければ、リードオン
リメモリMEM中のメモリCG１に書込まれてい
る各文字パターンの先頭アドレスを中央演算処理
装置CPU内のメモリADRにロードする。
オンメモリの実装時の制御プログラム処理のフロ
ーチヤートを第２図に示す。その制御プログラム
はリードオンリメモリMEMに記憶してある制御
プログラムの一部をなすものであり、図示のフロ
ーチヤートに従つて、リードオンリメモリCG２
が計算機本体に実装された場合に、文字パターン
のメモリアドレスを記憶すべき中央演算処理装置
CPU内のメモリADRにリードオンリメモリCG２
に書込まれている各文字パターンの先頭アドレス
をロードし、また、リードオンリメモリCG２が
計算機本体に実装されていなければ、リードオン
リメモリMEM中のメモリCG１に書込まれてい
る各文字パターンの先頭アドレスを中央演算処理
装置CPU内のメモリADRにロードする。
上述の処理を電源投入時に行なつておくことに
より、追加のリードオンリメモリCG２が実装さ
れている時と実装されていない時に応じてメモリ
APRには、目的とする文字パターンの先頭アド
レスがロードされていることになり、従つて、以
後の処理は、後述するように、リードオンリメモ
リCG２の実装、非実装にかかわらず同じ処理で
よい。
より、追加のリードオンリメモリCG２が実装さ
れている時と実装されていない時に応じてメモリ
APRには、目的とする文字パターンの先頭アド
レスがロードされていることになり、従つて、以
後の処理は、後述するように、リードオンリメモ
リCG２の実装、非実装にかかわらず同じ処理で
よい。
本発明計算機における以後の演算処理中に行な
われる表示装置DSPに対する文字パターン信号
の転送は、すべて、文字パターンアドレスメモリ
ADRに記憶してある先頭アドレスからそれぞれ
の文字パターン信号を読出して行ない、それによ
り文字パターンが表示装置DSPに表示するよう
にする。
われる表示装置DSPに対する文字パターン信号
の転送は、すべて、文字パターンアドレスメモリ
ADRに記憶してある先頭アドレスからそれぞれ
の文字パターン信号を読出して行ない、それによ
り文字パターンが表示装置DSPに表示するよう
にする。
つぎに、上述したように文字パターンアドレス
メモリADRに記憶してある各文字パターンの先
頭アドレスによるリードオンリメモリCG１もし
くはCG２からの各文字パターン信号の読出し方
の一例を第３図に示す。
メモリADRに記憶してある各文字パターンの先
頭アドレスによるリードオンリメモリCG１もし
くはCG２からの各文字パターン信号の読出し方
の一例を第３図に示す。
ここでは、各文字パターンを、例えば、第４図
に示すように、５×７のドツトで表わし、かかる
構成の文字パターンをリードオンリメモリCG１，
CG２に書込むとすると、８ビツトのメモリを５
バイト分設ける必要がある。そこで、本発明計算
機においては、第３図に示したように、各文字パ
ターンのコード順にＮ個の文字パターンを１個の
文字パターンにつき５バイトずつ使用して連続的
に並べておくようにする。その際、文字パターン
アドレスメモリADRにおける先頭アドレスは、
図示のように、第１コードの文字パターンの先頭
アドレスを指している。したがつて、第Ｎコード
の文字パターンを読出すには、文字パターンアド
レスメモリADRの先頭アドレスに５＊（ｎ−１）
を加えたメモリアドレスから５バイト分の記憶内
容を読出せばよいことになる。
に示すように、５×７のドツトで表わし、かかる
構成の文字パターンをリードオンリメモリCG１，
CG２に書込むとすると、８ビツトのメモリを５
バイト分設ける必要がある。そこで、本発明計算
機においては、第３図に示したように、各文字パ
ターンのコード順にＮ個の文字パターンを１個の
文字パターンにつき５バイトずつ使用して連続的
に並べておくようにする。その際、文字パターン
アドレスメモリADRにおける先頭アドレスは、
図示のように、第１コードの文字パターンの先頭
アドレスを指している。したがつて、第Ｎコード
の文字パターンを読出すには、文字パターンアド
レスメモリADRの先頭アドレスに５＊（ｎ−１）
を加えたメモリアドレスから５バイト分の記憶内
容を読出せばよいことになる。
以上の説明から明らかなように、本発明によれ
ば、プログラム計算機における制御プログラムを
含む大容量のリードオンリメモリの記憶内容を変
更することなく、小容量の他のリードオンリメモ
リを追加して実装するだけで任意所望の文字セツ
トを使用して計算結果を表示することができ、し
たがつて、この種文字表示を行うことのできるプ
ログラム計算機を低価格で実現することができ
る。
ば、プログラム計算機における制御プログラムを
含む大容量のリードオンリメモリの記憶内容を変
更することなく、小容量の他のリードオンリメモ
リを追加して実装するだけで任意所望の文字セツ
トを使用して計算結果を表示することができ、し
たがつて、この種文字表示を行うことのできるプ
ログラム計算機を低価格で実現することができ
る。
第１図は本発明計算機の基本的構成の１例を示
すブロツク線図、第２図は同じくその追加リード
オンリメモリの実装時における制御プログラム処
理の態様を示すフローチヤート、第３図は同じく
その文字パターン記憶の態様を示す線図、第４図
は同じくその文字パターンの１例を示す線図であ
る。 CPU……中央演算処理装置、MEM……リード
オンリメモリ、CG１，CG２……文字パターンリ
ードオンリメモリ、DSP……表示装置、ADR…
…文字パターンアドレスメモリ、ｌ１，ｌ２……
データ線。
すブロツク線図、第２図は同じくその追加リード
オンリメモリの実装時における制御プログラム処
理の態様を示すフローチヤート、第３図は同じく
その文字パターン記憶の態様を示す線図、第４図
は同じくその文字パターンの１例を示す線図であ
る。 CPU……中央演算処理装置、MEM……リード
オンリメモリ、CG１，CG２……文字パターンリ
ードオンリメモリ、DSP……表示装置、ADR…
…文字パターンアドレスメモリ、ｌ１，ｌ２……
データ線。
Claims (1)
- １ 中央演算処理装置と、表示装置と、前記中央
演算処理装置および表示装置を制御するプログラ
ム並びに標準の文字パターンを記憶した第１のリ
ードオンリメモリとを有するプログラム計算機に
おいて、前記標準の文字パターンとは異なる所定
の文字パターンを記憶した第２のリードオンリメ
モリを実装可能となし、前記第２のリードオンリ
メモリが実装されているか否かを判断し、当該第
２のリードオンリメモリが実装されているときに
は、前記第１のリードオンリメモリに優先して前
記第２のリードオンリメモリに記憶されている文
字パターンを前記表示装置により表示するように
構成したことを特徴とするプログラム計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3903680A JPS56137440A (en) | 1980-03-28 | 1980-03-28 | Program computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3903680A JPS56137440A (en) | 1980-03-28 | 1980-03-28 | Program computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137440A JPS56137440A (en) | 1981-10-27 |
| JPH0122622B2 true JPH0122622B2 (ja) | 1989-04-27 |
Family
ID=12541877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3903680A Granted JPS56137440A (en) | 1980-03-28 | 1980-03-28 | Program computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137440A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275584A (ja) * | 1985-09-30 | 1987-04-07 | 株式会社東芝 | 文字表示制御装置 |
| FR2664999B1 (fr) * | 1990-07-23 | 1992-09-18 | Bull Sa | Dispositif d'entree sortie donnees pour l'affichage d'informations et procede mis en óoeuvre par un tel dispositif. |
-
1980
- 1980-03-28 JP JP3903680A patent/JPS56137440A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137440A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947370A (en) | Word processor for simultaneously displaying and scrolling documents and the corresponding titles | |
| US3906457A (en) | Display system for an electronic business machine | |
| US4617650A (en) | Memory module for a programmable electronic device | |
| US6055211A (en) | Force page zero paging scheme for microcontrollers using data random access memory | |
| JPH0122622B2 (ja) | ||
| JPH0150929B2 (ja) | ||
| JPS6359188B2 (ja) | ||
| US4873628A (en) | Command translating computer | |
| JPS6126686B2 (ja) | ||
| JPS60135983A (ja) | 電子式学習機 | |
| JP2700001B2 (ja) | キャラクタデータ出力装置 | |
| JPH048473Y2 (ja) | ||
| JPH0715623B2 (ja) | ディスプレイ装置 | |
| US20020158817A1 (en) | Display apparatus and information processing apparatus | |
| JP2556488B2 (ja) | 文字処理装置 | |
| JPS5844551A (ja) | デ−タ書込み制御方式 | |
| JPH0462674B2 (ja) | ||
| JPS6218596A (ja) | 作業領域表示方式 | |
| JPS6371884A (ja) | メモリ制御方式 | |
| JPS58169236A (ja) | 文字フオントの管理システム | |
| JPS62229183A (ja) | 文字処理装置 | |
| JPH01207841A (ja) | 状態履歴記憶装置 | |
| JPH0548477B2 (ja) | ||
| JPS58117590A (ja) | 画面の制御方式 | |
| JPS61235982A (ja) | デ−タ管理装置 |