JPH01225170A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH01225170A JPH01225170A JP5105188A JP5105188A JPH01225170A JP H01225170 A JPH01225170 A JP H01225170A JP 5105188 A JP5105188 A JP 5105188A JP 5105188 A JP5105188 A JP 5105188A JP H01225170 A JPH01225170 A JP H01225170A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- opening
- forming
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタの製造方法に関し％ ＊
ＫＧａ Ａｓの電界効果トランジスタのショットキーゲ
ートの形成方法に関する。
ＫＧａ Ａｓの電界効果トランジスタのショットキーゲ
ートの形成方法に関する。
従来は、ＧａＡｓ基板表面の絶縁膜に開孔部を設け、そ
の表面にケート金属を成長させ、次にホトレジスト層を
マスクにしてエツチングしていわゆるＴ形のゲートを形
成していた。
の表面にケート金属を成長させ、次にホトレジスト層を
マスクにしてエツチングしていわゆるＴ形のゲートを形
成していた。
第２図（ａ）〜（ｅ）は従来の電界効果トランジスタの
製造方法の一例を説明するための工程順に示した半導体
チップの断面図である。
製造方法の一例を説明するための工程順に示した半導体
チップの断面図である。
まず、第２図（ａ） Ｋ示すように、半絶縁性Ｇ ａＡ
５基板８の表面から選択的にイオン注入をして上層法
に、０ＢＡｓ基板８０表面にシリコン酸化膜６を約５Ｑ
Ｑｎｍの厚さまで成長させる。
５基板８の表面から選択的にイオン注入をして上層法
に、０ＢＡｓ基板８０表面にシリコン酸化膜６を約５Ｑ
Ｑｎｍの厚さまで成長させる。
次に、第２図（ｂ）に示すように、シリコン酸化膜６の
表面にホトレジス）ＪＩ７を形成した後、ゲート領域に
対応する開孔部９ｃを設ける。
表面にホトレジス）ＪＩ７を形成した後、ゲート領域に
対応する開孔部９ｃを設ける。
化膜６をＧａＡｓ基板８が算出するまで異方性ドライエ
ツチングして開孔部９ｄを形成する。
ツチングして開孔部９ｄを形成する。
次に第２図（ｄ）に示すように、表面に多結晶シリコン
などのゲート金属層１０を成長させる。
などのゲート金属層１０を成長させる。
次に、第２図（ｅ）に示すように、ホトリソグラフィ技
術により選択的にドライエツチングして表面が凹状のい
わゆる′Ｖ形ケートと称されるゲート１０、を形成した
後ノース２及びドレイン３の電極形成を行っていた。
術により選択的にドライエツチングして表面が凹状のい
わゆる′Ｖ形ケートと称されるゲート１０、を形成した
後ノース２及びドレイン３の電極形成を行っていた。
上述した従来の電界効果トランジスタの製造方法は、Ｔ
型のショットキーゲートひさしの裏面部分が絶縁膜の開
孔部の角に沿って断面直角に形成されているので、ゲー
ト金属層を成長させた時に、その段差被覆性が悪くなシ
易く金属のハカレ等の原因となるという問題があった。
型のショットキーゲートひさしの裏面部分が絶縁膜の開
孔部の角に沿って断面直角に形成されているので、ゲー
ト金属層を成長させた時に、その段差被覆性が悪くなシ
易く金属のハカレ等の原因となるという問題があった。
本発明の目的は、ゲート金属層のはがれにくい電界効果
トランジ玉夕の製造方法を提供することにある。
トランジ玉夕の製造方法を提供することにある。
本発明の電界効果トランジスタの製造方法は、（Ａ）ゲ
ート形成領域を挾んでドレイン・ソース領域を上層に廟
する半絶縁性基板の一主面を覆う絶縁膜の前記ゲート形
成領域に対応する部分に、ホトリソグラフィ技術により
第１の異方性エツチングをして所定のゲート幅でかつ前
記絶縁膜の中途の深さ迄の開孔部を形成する工程、回
前記開孔部の周縁の表面のホトレジスト層を除去してマ
スクとし、前記半絶縁性基板の表面を算出するまで第２
の異方性エツチングをして階段状開孔部を形成する工程
、 （Ｃ） 前記階段状開孔部の表面にゲート金属層を形
成し、ホトリソグラフィ技術により２段凹状ゲートを形
成する工程、 を含んで構成されている。
ート形成領域を挾んでドレイン・ソース領域を上層に廟
する半絶縁性基板の一主面を覆う絶縁膜の前記ゲート形
成領域に対応する部分に、ホトリソグラフィ技術により
第１の異方性エツチングをして所定のゲート幅でかつ前
記絶縁膜の中途の深さ迄の開孔部を形成する工程、回
前記開孔部の周縁の表面のホトレジスト層を除去してマ
スクとし、前記半絶縁性基板の表面を算出するまで第２
の異方性エツチングをして階段状開孔部を形成する工程
、 （Ｃ） 前記階段状開孔部の表面にゲート金属層を形
成し、ホトリソグラフィ技術により２段凹状ゲートを形
成する工程、 を含んで構成されている。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、第２図（ａ）で記述した従
来と同一の工程により半絶縁性ＧａＡｓ基板８０表面に
厚さ約５００ｎｍのシリコン酸化膜６を形成する。
来と同一の工程により半絶縁性ＧａＡｓ基板８０表面に
厚さ約５００ｎｍのシリコン酸化膜６を形成する。
次に第１図（ｂ）に示すように、ホトリングラフィ技術
によりリコン酸化膜６のゲート形成領域を約３００ｎｍ
の深さで約２００ｎｍを残して第１の異方性ドライエツ
チングして開孔部９を形成する。
によりリコン酸化膜６のゲート形成領域を約３００ｎｍ
の深さで約２００ｎｍを残して第１の異方性ドライエツ
チングして開孔部９を形成する。
続いてホトレジスト層７の開孔部９の周辺部７ａを除去
する。
する。
次に第１図（Ｃ）に示すように、残シのホトレジスト層
７をマスクとしてシリコン酸化膜６を表面から２００ｎ
ｍＯ深さまで第２の異方性エツチング階段状開孔部９ｂ
を形成する。
７をマスクとしてシリコン酸化膜６を表面から２００ｎ
ｍＯ深さまで第２の異方性エツチング階段状開孔部９ｂ
を形成する。
次に第１図（ｄ）に示すように、ゲート金属層をスパッ
タにより成長させ、ホトレジスリングラフィ技術により
開孔部９ｂに対応して２段凹状のゲート１を形成する。
タにより成長させ、ホトレジスリングラフィ技術により
開孔部９ｂに対応して２段凹状のゲート１を形成する。
以降は通常の方法により、ソース２及びドレイン３のオ
ーミック電極形成、眉間絶縁膜形成及び配線金属形成を
行ないＧ ；３ Ａ ５電界効果トランジスタを製作す
る。
ーミック電極形成、眉間絶縁膜形成及び配線金属形成を
行ないＧ ；３ Ａ ５電界効果トランジスタを製作す
る。
ショットキーゲート１のひさし部形状は、従来のいわゆ
るＴ形ゲートのひさし部に比較してテーバがつき、段差
が小さいので被蝋性は良好である。
るＴ形ゲートのひさし部に比較してテーバがつき、段差
が小さいので被蝋性は良好である。
以上説明したように本発明は、電界効果トランジスタの
ショットキーゲートのひさし部の形状を、シリコン酸化
膜に２回の異方性エツチングをして階段状のテーパの階
段状開孔部を設け、その上にゲート金属層を形成するこ
とにょシ、電界効果トランジスタのゲート金属の段差被
覆性の品質が向上するという効果がある。
ショットキーゲートのひさし部の形状を、シリコン酸化
膜に２回の異方性エツチングをして階段状のテーパの階
段状開孔部を設け、その上にゲート金属層を形成するこ
とにょシ、電界効果トランジスタのゲート金属の段差被
覆性の品質が向上するという効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の電界効果トランジスタの製造方法の
一例を説明するための工程ＩＥｉに示した半導体チップ
の断面図である。 １・・・ゲート、２・・・ソース、３・・・ドレイン、
４・・・ｎ層、５・・・ｎ＋形ソース・ドレイン領域、
６・・・シリコン酸化膜、７・・・ホトレジスト層、７
ａ・・・周縁部、８・・・半絶縁性ＧａＡ３基板、９ａ
・・・開孔部、９ｂ・・・階段状開孔部。 代理人 弁理士 内 原 晋 学Ｉ Ｆ
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の電界効果トランジスタの製造方法の
一例を説明するための工程ＩＥｉに示した半導体チップ
の断面図である。 １・・・ゲート、２・・・ソース、３・・・ドレイン、
４・・・ｎ層、５・・・ｎ＋形ソース・ドレイン領域、
６・・・シリコン酸化膜、７・・・ホトレジスト層、７
ａ・・・周縁部、８・・・半絶縁性ＧａＡ３基板、９ａ
・・・開孔部、９ｂ・・・階段状開孔部。 代理人 弁理士 内 原 晋 学Ｉ Ｆ
Claims (1)
- 【特許請求の範囲】 （Ａ）ゲート形成領域を挾んでドレイン・ソース領域を
上層に有する半絶縁性基板の一主面を覆う絶縁膜の前記
ゲート形成領域に対応する部分に、ホトリソグラフィ技
術により第１の異方性エッチングをして所定のゲート幅
でかつ前記絶縁膜の中途の深さ迄の開孔部を形成する工
程、 （Ｂ）前記開孔部の周縁の表面のホトレジスト層を除去
してマスクとし、前記半絶縁性基板の表面を露出するま
で第２の異方性エッチングをして階段状開孔部を形成す
る工程、 （Ｃ）前記階段状開孔部の表面にゲート金属層を形成し
、ホトリソグラフィ技術により２段凹状ゲートを形成す
る工程、 を含むことを特徴とする電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5105188A JPH01225170A (ja) | 1988-03-03 | 1988-03-03 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5105188A JPH01225170A (ja) | 1988-03-03 | 1988-03-03 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01225170A true JPH01225170A (ja) | 1989-09-08 |
Family
ID=12876003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5105188A Pending JPH01225170A (ja) | 1988-03-03 | 1988-03-03 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01225170A (ja) |
-
1988
- 1988-03-03 JP JP5105188A patent/JPH01225170A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01225170A (ja) | 電界効果トランジスタの製造方法 | |
| JP2664935B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2568854B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS63287068A (ja) | 半導体装置の製造方法 | |
| JPH0212838A (ja) | 半導体装置の製造方法 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPH03293733A (ja) | 半導体装置の製造方法 | |
| JPH03145737A (ja) | 半導体素子及びその製造方法 | |
| JPH0335537A (ja) | 半導体装置の製造方法 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH05335296A (ja) | 半導体装置の製造方法 | |
| JPS6276780A (ja) | 半導体装置の製造方法 | |
| JPH077018A (ja) | ショットキ障壁ゲート型電界効果トランジスタの製造方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPH0230134A (ja) | 半導体装置の製造方法 | |
| JPS6025277A (ja) | 半導体装置の製造方法 | |
| JPS62177920A (ja) | 半導体装置の製造方法 | |
| JPS62118582A (ja) | 半導体装置の製造方法 | |
| JPH01244667A (ja) | 砒化ガリウム電界効果型トランジスタの製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 | |
| JPH02268445A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58199568A (ja) | 半導体装置およびその製造方法 | |
| JPS63181477A (ja) | 半導体装置の製造方法 |