JPH01224997A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01224997A JPH01224997A JP63052223A JP5222388A JPH01224997A JP H01224997 A JPH01224997 A JP H01224997A JP 63052223 A JP63052223 A JP 63052223A JP 5222388 A JP5222388 A JP 5222388A JP H01224997 A JPH01224997 A JP H01224997A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ultraviolet rays
- rewritten
- address space
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電気的にデータを書き込み、紫外線照射す
ることにより選択的にデータの消去が行なえるフローテ
ィングゲート型ＭＯＳメモリを有する半導体装置に関す
るものである。
ることにより選択的にデータの消去が行なえるフローテ
ィングゲート型ＭＯＳメモリを有する半導体装置に関す
るものである。
第２図は従来のフローティングゲート型ＭＯＳメモリを
有する半導体装置を示す図であり、１は半導体装置、３
は紫外線に対し透明な半導体装置１表面の保護膜、４は
フローティングゲート型メモリ領域である。
有する半導体装置を示す図であり、１は半導体装置、３
は紫外線に対し透明な半導体装置１表面の保護膜、４は
フローティングゲート型メモリ領域である。
第３図＋８）はフローティングゲート型ＭＯＳメモリの
簡略的な断面構造を示し、第３図（ｂ）は上記フローテ
ィングゲート型ＭＯＳメモリのフローティングゲートに
電子が注入された状態を示し、第３図（Ｃ１は上記フロ
ーティングゲート型ＭＯＳメモリに適当な波長の紫外線
を照射することにより、フローティングゲートに注入さ
れていた電子が周囲の酸化膜及び基板へ放出される様子
を示す図である０図中、７はコントロールゲート、８は
フローティングゲート、９はＰ型半導体基板、１０及び
１１はＰ型半導体基板９上に形成されたＮ゛拡散層であ
り、それぞれＭＯＳ）ランジスタのドレイン、ソースを
形成する。
簡略的な断面構造を示し、第３図（ｂ）は上記フローテ
ィングゲート型ＭＯＳメモリのフローティングゲートに
電子が注入された状態を示し、第３図（Ｃ１は上記フロ
ーティングゲート型ＭＯＳメモリに適当な波長の紫外線
を照射することにより、フローティングゲートに注入さ
れていた電子が周囲の酸化膜及び基板へ放出される様子
を示す図である０図中、７はコントロールゲート、８は
フローティングゲート、９はＰ型半導体基板、１０及び
１１はＰ型半導体基板９上に形成されたＮ゛拡散層であ
り、それぞれＭＯＳ）ランジスタのドレイン、ソースを
形成する。
第４図は、上記フローティングゲート型ＭＯＳメモリの
フローティングゲート８中に電子が存在する場合と、紫
外線を照射した後のフローティングゲート８中に電子が
存在しない場合のトランジスタの闇値を示すグラフであ
る。
フローティングゲート８中に電子が存在する場合と、紫
外線を照射した後のフローティングゲート８中に電子が
存在しない場合のトランジスタの闇値を示すグラフであ
る。
次に動作について説明する′。第３図（ａｌにおいて、
コントロールゲート７、ドレイン１０にソース１１に対
して高電圧（通常１０Ｖ程度）を印加することによって
、ソース１１．ドレイン１０間に電流が流れ、アバラン
シェ降伏によりフローティングゲート８内に電子が注入
される。第３図（ｂ）はこのメカニズムによりフローテ
ィングゲート８内に電子が注入された状態を示す。この
ようにして蓄えられ通電子は、半導体基板９表面に正孔
を誘起するので、ＭＯＳ）ランジスタの閾値電圧ＶＴＨ
を高い側に変化させ、その結果メモリ効果を生じさせる
。又第３図（Ｃ）はフローティングゲート８内に電子が
存在した状態に、外部より適当な波長（通常２５３７人
）の紫外線を照射することにより、蓄積された電子を励
起させ、フローティングゲート８を取り囲んでいる酸化
膜のエネルギー障壁を飛びこせるだけのエネルギーを与
え、フローティングゲート８内の電子を放出させるメカ
ニズムを示している。これにより、フローティングゲー
ト８内の電子が蓄積されている場合にＭＯＳメモリ下の
半導体基板９表面に誘起されていた正孔は消滅し、ＭＯ
Ｓ）ランジスタの闇値電圧ＶＴＨは低い側に変化する。
コントロールゲート７、ドレイン１０にソース１１に対
して高電圧（通常１０Ｖ程度）を印加することによって
、ソース１１．ドレイン１０間に電流が流れ、アバラン
シェ降伏によりフローティングゲート８内に電子が注入
される。第３図（ｂ）はこのメカニズムによりフローテ
ィングゲート８内に電子が注入された状態を示す。この
ようにして蓄えられ通電子は、半導体基板９表面に正孔
を誘起するので、ＭＯＳ）ランジスタの閾値電圧ＶＴＨ
を高い側に変化させ、その結果メモリ効果を生じさせる
。又第３図（Ｃ）はフローティングゲート８内に電子が
存在した状態に、外部より適当な波長（通常２５３７人
）の紫外線を照射することにより、蓄積された電子を励
起させ、フローティングゲート８を取り囲んでいる酸化
膜のエネルギー障壁を飛びこせるだけのエネルギーを与
え、フローティングゲート８内の電子を放出させるメカ
ニズムを示している。これにより、フローティングゲー
ト８内の電子が蓄積されている場合にＭＯＳメモリ下の
半導体基板９表面に誘起されていた正孔は消滅し、ＭＯ
Ｓ）ランジスタの闇値電圧ＶＴＨは低い側に変化する。
このメカニズムについてコントロールケート７電圧とド
レイン１０．ソース１１間を流れるドレイン電流との関
係を利用して説明したグラフを、第４図に示す。ここで
、ｖｔｏｚ ＞ｖＴ□であるとする。同図において消去
された状態（即ち、フローティングゲート８内に電子が
蓄積されていない状態）では、コントロールゲート７電
圧が■、□の時メモリトランジスタのゲート下にチャネ
ルが形成され、ドレイン電流は流れ出す。即ち消去状態
では、コントロールゲート７に■アＨ１の電圧を印加す
るとメモリトランジスタはＯＮする。又、書き込み状Ｂ
（即ち、フローティングゲート８に電子が蓄積された状
Ｂ）では、コントロールゲート７電圧がＶ ？Ｈ１では
メモリトランジスタはＯＮせず、コントロールゲート７
電圧がＶ ＴＨ２の時にはじめてメモリトランジスタの
ゲート下にチャネルが形成され、ドレイン電流は流れ出
す。即ち書き込み状態では、コントロールゲート７にＶ
、。
レイン１０．ソース１１間を流れるドレイン電流との関
係を利用して説明したグラフを、第４図に示す。ここで
、ｖｔｏｚ ＞ｖＴ□であるとする。同図において消去
された状態（即ち、フローティングゲート８内に電子が
蓄積されていない状態）では、コントロールゲート７電
圧が■、□の時メモリトランジスタのゲート下にチャネ
ルが形成され、ドレイン電流は流れ出す。即ち消去状態
では、コントロールゲート７に■アＨ１の電圧を印加す
るとメモリトランジスタはＯＮする。又、書き込み状Ｂ
（即ち、フローティングゲート８に電子が蓄積された状
Ｂ）では、コントロールゲート７電圧がＶ ？Ｈ１では
メモリトランジスタはＯＮせず、コントロールゲート７
電圧がＶ ＴＨ２の時にはじめてメモリトランジスタの
ゲート下にチャネルが形成され、ドレイン電流は流れ出
す。即ち書き込み状態では、コントロールゲート７にＶ
、。
の電圧を印加するとメモリトランジスタはＯＮする。
以上のような操作により情輯を記憶させることができる
のがフローティングゲート型ＭＯＳメモリであり、この
ようなメモリを有する半導体装置ｌでは、第２図のよう
にその表面は紫外線に対して透明な保ｆｉ［３によりお
おわれている。このため、紫外線照射すると、−度書き
込めばデータの消去を必要としないアドレス空間（たと
えば０番地よりＡ番地まで）のデータまでも、書き換え
の必要のある残りのアドレス空間（たとえばＡ＋１番地
よりＸ番地）のデータと共に消去される。すなわち、半
導体装置１は、紫外線照射によりフローティングゲート
型ＭＯＳメモリ４に蓄えられた情報が全て消去されるよ
うに構成されている。
のがフローティングゲート型ＭＯＳメモリであり、この
ようなメモリを有する半導体装置ｌでは、第２図のよう
にその表面は紫外線に対して透明な保ｆｉ［３によりお
おわれている。このため、紫外線照射すると、−度書き
込めばデータの消去を必要としないアドレス空間（たと
えば０番地よりＡ番地まで）のデータまでも、書き換え
の必要のある残りのアドレス空間（たとえばＡ＋１番地
よりＸ番地）のデータと共に消去される。すなわち、半
導体装置１は、紫外線照射によりフローティングゲート
型ＭＯＳメモリ４に蓄えられた情報が全て消去されるよ
うに構成されている。
従来のフローティングゲート型ＭＯＳメモリを有する半
導体装置は以上のように構成されているので、使用初期
に一度データを書き込めば、以後消去の必要のないアド
レス空間のデータも、書き換えの必要のあるアドレス空
間のデータを消去する際に消えてしまい、再書き込みの
際あらためて書き換えの必要のないデータまでも書き換
えの必要のあるデータと共に書き込まなければならず、
書き込み時間の短縮が困難であるという問題点があった
。
導体装置は以上のように構成されているので、使用初期
に一度データを書き込めば、以後消去の必要のないアド
レス空間のデータも、書き換えの必要のあるアドレス空
間のデータを消去する際に消えてしまい、再書き込みの
際あらためて書き換えの必要のないデータまでも書き換
えの必要のあるデータと共に書き込まなければならず、
書き込み時間の短縮が困難であるという問題点があった
。
この発明は上記のような問題点を解消するためになされ
たもので、書き換えの必要のないアドレス空間のデータ
は保持し、書き換えの必要なアドレス空間のデータのみ
が消去可能であり、再書き込みの時間を短縮することが
できる半導体装置を得ることを目的とする。
たもので、書き換えの必要のないアドレス空間のデータ
は保持し、書き換えの必要なアドレス空間のデータのみ
が消去可能であり、再書き込みの時間を短縮することが
できる半導体装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、その表面の保護膜として
、紫外線に対して透明な保護膜、不透明な保護膜を選択
的に用いるようにしたものである。
、紫外線に対して透明な保護膜、不透明な保護膜を選択
的に用いるようにしたものである。
この発明においては、装置表面の保護膜に紫外線に対し
て透明な保護膜、不透明な保護膜を選択的に用いること
により、紫外線照射によるデータの消去において、透明
な保護膜部分のアドレス空間ではデータを消去でき、不
透明な保護膜部分のアドレス空間ではデータを保持する
ことができる。
て透明な保護膜、不透明な保護膜を選択的に用いること
により、紫外線照射によるデータの消去において、透明
な保護膜部分のアドレス空間ではデータを消去でき、不
透明な保護膜部分のアドレス空間ではデータを保持する
ことができる。
以下、この発明の一実施例を図について説明する。第１
図（ａ）において、１はフローティングゲート型ＭＯＳ
メモリを有する半導体装置、２は紫外線に対し不透明な
半導体装置１表面の保護膜、３は紫外線に対し透明な半
導体装置１表面の保護膜、４はフローティングゲート型
メモリ領域である。
図（ａ）において、１はフローティングゲート型ＭＯＳ
メモリを有する半導体装置、２は紫外線に対し不透明な
半導体装置１表面の保護膜、３は紫外線に対し透明な半
導体装置１表面の保護膜、４はフローティングゲート型
メモリ領域である。
なお、フローティングゲート型メモリ領域４中Ｂ側の紫
外線に対し不透明な保護膜におおわれている部分のアド
レス空間は０番地よりＡ番地であり、Ｂ′側の紫外線に
対し透明な保護膜におおわれている部分のアドレス空間
はＡ＋１番地よりＸ番地である。
外線に対し不透明な保護膜におおわれている部分のアド
レス空間は０番地よりＡ番地であり、Ｂ′側の紫外線に
対し透明な保護膜におおわれている部分のアドレス空間
はＡ＋１番地よりＸ番地である。
第１図（ｂ）は第１図（ａ）のＢ−Ｂ’間の筒車な断面
図であり、Ｂ側は紫外線に対し不透明な保護膜２により
半導体装置１表面をおおわれており、Ｂ′側は、紫外線
に対し透明な保護膜３によりおおわれている。５は眉間
絶縁膜であり紫外線に対し透明であり、６は回路内のＡ
１などの金属配線である。７はメモリトランジスタのコ
ントロールゲート、８はフローティングゲートであり、
これらは通常多結晶シリコンで形成される。９はＰ型半
導体基板である。
図であり、Ｂ側は紫外線に対し不透明な保護膜２により
半導体装置１表面をおおわれており、Ｂ′側は、紫外線
に対し透明な保護膜３によりおおわれている。５は眉間
絶縁膜であり紫外線に対し透明であり、６は回路内のＡ
１などの金属配線である。７はメモリトランジスタのコ
ントロールゲート、８はフローティングゲートであり、
これらは通常多結晶シリコンで形成される。９はＰ型半
導体基板である。
次に動作について説明する。半導体装置１は、Ｂ側とＢ
′側にそれぞれ紫外線に対し不透明、透明な保護膜２．
３によりおおわれたフローティングゲート型メモリ領域
４を備えており、それぞれのアドレス空間はＯ番地より
Ａ番地と、Ａ＋１番地よりＸ番地である。前者のアドレ
ス空間には一度データを書き込めば書き換える必要のな
いデータ（通常システム起動用プログラム等）を書き込
み、後者のアドレス空間には書き換える可能性があるデ
ータ（たとえば測定用プログラムデータ等でありバージ
ョンアップ等の可能性のあるもの）を書き込んでおく。
′側にそれぞれ紫外線に対し不透明、透明な保護膜２．
３によりおおわれたフローティングゲート型メモリ領域
４を備えており、それぞれのアドレス空間はＯ番地より
Ａ番地と、Ａ＋１番地よりＸ番地である。前者のアドレ
ス空間には一度データを書き込めば書き換える必要のな
いデータ（通常システム起動用プログラム等）を書き込
み、後者のアドレス空間には書き換える可能性があるデ
ータ（たとえば測定用プログラムデータ等でありバージ
ョンアップ等の可能性のあるもの）を書き込んでおく。
このように、データの書き換えの必要、不必要によりア
ドレス空間を形成していると、データの書き換えの必要
時に紫外線照射により消去を行なった場合でも、書き換
えの必要のないデータを書き込んだメモリ領域４は紫外
線に対し不透明な保護膜２によりおおわれているため、
そのデータは保持される。従って、この書き換えの必要
のないデータの分だけ、データの書き換え時間を短縮で
きる。
ドレス空間を形成していると、データの書き換えの必要
時に紫外線照射により消去を行なった場合でも、書き換
えの必要のないデータを書き込んだメモリ領域４は紫外
線に対し不透明な保護膜２によりおおわれているため、
そのデータは保持される。従って、この書き換えの必要
のないデータの分だけ、データの書き換え時間を短縮で
きる。
なお、上記実施例では、半導体装置１の表面保護膜は、
データ消去の必要のない部分を紫外線に対し不透明な膜
でおおい、データ消去の必要な部分のみを紫外線に対し
透明な膜でおおうようにしたが、データ消去の必要のな
い部分のみ紫外線に対し不透明な膜でおおっていれば、
半導体装置１の表面全体に紫外線に対し透明な膜を用い
てもよ（、上記実施例と同様の効果を奏する。
データ消去の必要のない部分を紫外線に対し不透明な膜
でおおい、データ消去の必要な部分のみを紫外線に対し
透明な膜でおおうようにしたが、データ消去の必要のな
い部分のみ紫外線に対し不透明な膜でおおっていれば、
半導体装置１の表面全体に紫外線に対し透明な膜を用い
てもよ（、上記実施例と同様の効果を奏する。
以上のように、この発明に係る半導体装置によれば、ア
ドレス空間を、紫外線照射により消去可能な透明な保護
膜でおおう部分と、不可能な不透明な保護膜でおおう部
分とで構成したので、データの書き換えの必要のないア
ドレス空間のデータを保持することができ、データの書
き換えが必要なアドレス空間のデータのみを消去するこ
とができ、データの書き換え時間の短縮を図ることがで
きる効果がある。
ドレス空間を、紫外線照射により消去可能な透明な保護
膜でおおう部分と、不可能な不透明な保護膜でおおう部
分とで構成したので、データの書き換えの必要のないア
ドレス空間のデータを保持することができ、データの書
き換えが必要なアドレス空間のデータのみを消去するこ
とができ、データの書き換え時間の短縮を図ることがで
きる効果がある。
第１図（ａ）はこの発明の一実施例によるフローティン
グゲート型ＭＯＳメモリを有する半導体装置を示す平面
図、第１図（′ｂ）は第１図（ａ）のＢ−Ｂ ’間の断
面図、第２図は従来のフローティングゲート型ＭＯＳメ
モリを有する半導体装置を示す平面図、第３図はフロー
ティングゲート型ＭＯＳメモリの書き込み、消去のメカ
ニズムを説明するための断面図、第４図はフローティン
グゲート型ＭＯＳメモリの闇値電圧の変化を示す図であ
る。 １は半導体装置、２は紫外線不透明保護膜、３は紫外線
透明保護膜、４はフローティングゲート型メモリ領域。 なお、図中、同一符号は同一、又は相当部分を示す・
グゲート型ＭＯＳメモリを有する半導体装置を示す平面
図、第１図（′ｂ）は第１図（ａ）のＢ−Ｂ ’間の断
面図、第２図は従来のフローティングゲート型ＭＯＳメ
モリを有する半導体装置を示す平面図、第３図はフロー
ティングゲート型ＭＯＳメモリの書き込み、消去のメカ
ニズムを説明するための断面図、第４図はフローティン
グゲート型ＭＯＳメモリの闇値電圧の変化を示す図であ
る。 １は半導体装置、２は紫外線不透明保護膜、３は紫外線
透明保護膜、４はフローティングゲート型メモリ領域。 なお、図中、同一符号は同一、又は相当部分を示す・
Claims (1)
- （１）ワード線とビット線の交点にフローティングゲー
ト型記憶素子を配置して成る半導体装置において、 その表面に選択的に形成された、紫外線に対して不透明
な保護膜と透明な保護膜とを備えたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052223A JPH01224997A (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052223A JPH01224997A (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01224997A true JPH01224997A (ja) | 1989-09-07 |
Family
ID=12908747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052223A Pending JPH01224997A (ja) | 1988-03-04 | 1988-03-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01224997A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7311385B2 (en) | 2003-11-12 | 2007-12-25 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory device |
-
1988
- 1988-03-04 JP JP63052223A patent/JPH01224997A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7311385B2 (en) | 2003-11-12 | 2007-12-25 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory device |
| US7673973B2 (en) | 2003-11-12 | 2010-03-09 | Lexmark Internatinoal, Inc. | Micro-fluid ejecting device having embedded memory devices |
| US7954929B2 (en) | 2003-11-12 | 2011-06-07 | Lexmark International, Inc. | Micro-fluid ejecting device having embedded memory in communication with an external controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003529A (ko) | 반도체 집적회로 장치 | |
| US4910707A (en) | EEPROM with protective circuit | |
| JP2010021572A (ja) | ツインｍｏｎｏｓメモリアレイ構造 | |
| KR920007193A (ko) | 반도체 기억장치 | |
| US20090268527A1 (en) | Sonos memory device and method of operating a sonos memory device | |
| KR100580292B1 (ko) | 비 휘발성 메모리 장치 | |
| JPH0668917B2 (ja) | メモリ素子入換制御回路 | |
| EP0913833A2 (en) | Non-volatile semiconductor memory device | |
| US5844271A (en) | Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate | |
| JP2830447B2 (ja) | 半導体不揮発性記憶装置 | |
| JPH10294444A (ja) | 半導体装置 | |
| JPS596581A (ja) | 半導体不揮発性記憶装置 | |
| JPH04257270A (ja) | 半導体記憶装置 | |
| JPH01224997A (ja) | 半導体装置 | |
| JPH0314272A (ja) | 不揮発性半導体記憶装置 | |
| KR0165468B1 (ko) | 반도체 메모리소자 및 그 제조방법 및 그 구동방법 | |
| JPS63310180A (ja) | 半導体メモリ装置 | |
| KR930001653B1 (ko) | 불휘발성 반도체 기억장치 | |
| KR960011187B1 (ko) | 불휘발성 반도체메모리 | |
| JPS638627B2 (ja) | ||
| JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
| US20030136987A1 (en) | Non-volatile semiconductor storage device having conductive layer surrounding floating gate | |
| EP0778581B1 (en) | Nonvolatile memory device | |
| JPH05198190A (ja) | フラッシュ・メモリ | |
| JPS6318864B2 (ja) |