JPH01223825A - Ａｄコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＮヒントのＡＤコンバータの基準電圧にオフセットを持
たせ、（Ｎ−α）ビットのＡＤコンバータと同等に機能
させる。

〔産業上の利用分野〕

本発明は、Ｎヒントの上位（Ｎ−α）ビットの変換デー
タが真値を通るＡＤコンハークに関する。

〔従来の技術〕

マイクロコンピュータ（ＭＰＵ）が外部のＡＤコンバー
タ（ＡＤＣ）からシリアルバスでＡＤ変換データを取込
む場合、ＭＰＵが１回で処理可能なビット数がＡＤＣの
分解能以上であれば１回の通信で済む。しかしながら、
ＡＤＣの分解能がＮビットでＭＰＵが（Ｎ−α）ビット
であれば、１回のＡＤ変換データを２回に分けて取込む
必要がある。この場合、ＭＰＵがＮビットもの精度のデ
ータを要求しないとすれば、ＡＤ変換データの上位（Ｎ
−α）ビットだけを取込み、処理時間を短縮することが
可能である。

〔発明が解決しようとする問題点〕

しかしながら、第２図にＮ−４，α−２とした例を示す
ように、４ビツトの分解能を有するＡＤＣをそのまま２
ビツトのＡＤＣとして用いると、変換値が■から■のよ
うにシフトし、真値■より低くなる難点がある。これに
対し、元々２ビツトの分解能であれば■のように真値■
を通る。これはＡＤＣ内部の比較器で用いる基準電圧の
相違による。

そこで、本発明では変換特性■と■の間に存在するレベ
ル差をオフセットとして基準電圧に与え、ＮビットのＡ
ＤＣでも真価を通る（Ｎ−α）ビットのＡＤＣとして使
えるようにするものである。

〔問題点を解決するための手段〕

本発明は、Ｎビットの分解能を有するＡＤコンバータに
おいて、アナログ入力と比較する基準電圧にオフセット
を持たせ、上位（Ｎ−α）ビットの変換データが真値を
通るように設定してなることを特徴とするものである。

〔作用〕

Ｎビットの分解能を有するＡＤＣでも、上位（Ｎ−α）
ビットの変換データが真値を通るように基準電圧をシフ
トしてしまえば、該上位（Ｎ−α）ピントのデータの精
度は（Ｎ−α）ビットの分解能のＡＤＣと同じになる。

〔実施例〕

第１図は本発明の一実施例を示すブロック図で、１は複
数のアナログ入力Ａｏ”−Ａｎの内、マルチプレクサ（
ＭＰＸ）１１で選択されたアナログ入力と基準電圧を比
較する比較部、２はその結果を蓄える逐次比較レジスタ
、３は該レジスタ内のデータをアナログ電圧に変換する
ＤＡ変換部、４はオフセット部、６はＡＤ変換データを
ＭＰＵ９ヘシリアル出力するためのパラレル／シリアル
変換器（ＰＳＣ）、７はＡＤＣＩＯの各部を制御する制
御部、８はＭＰＵ９からＡＤＣＩＯに入力されるシリア
ルの制御コード５−ＯＵＴをパラレル信号に変換するシ
リアル／パラレル変換器（Ｓ　Ｐ　Ｃ）である。

ＭＰＵ９がＡＤＣＩＯの制御部７へ、５ＰＣ８を介して
クロックＣＬＫに同期した制御コード５−ＯＵＴ　（第
３図参照）を出力する。制御部７は制御コード５−ＯＵ
Ｔに応じてＭＰＸＩＩのチャンネルを切り換えた後、Ａ
Ｄ変換を開始する。制御コード５−ＯＵＴの分解能指定
ビットが“１”のときはＤＡ変換部３の出力をそのまま
比較部１の基準電圧とするが、制御コード５−ＯＵＴの
分解能指定ビットが０”であるときはオフセット部４の
出力を加算部５でＤＡ変換部３の出力に加える（重畳す
る）。

オフセット部４が加えるオフセット量は第２図の特性■
と■のレベル差であり式（１）によって与えら、れる。

このようにすることでＮビット分解能のＡＤＣから真値
を通る（Ｎ−α）ビットの変換データを得ることができ
る。

〔発明の効果〕

以上述べたように本発明によれば、Ｎビア　１・の分解
能を有するＡＤコンバータの上位（Ｎ−α）ビットの変
換データを真値を通る値に修正できる利点がある。

【図面の簡単な説明】

第１図は本発明の構成図、 第２図はＡＤ変換特性の説明図、 第３図は制御コードの説明図である。 出　願　人　　富士通テン株式会社 代理人弁理士　　青　　柳　　　稔

Claims (1)

【特許請求の範囲】
1. １、Ｎビットの分解能を有するＡＤコンバータにおいて
   、アナログ入力と比較する基準電圧にオフセットを持た
   せ、上位（Ｎ−α）ビットの変換データが真値を通るよ
   うに設定してなることを特徴とするＡＤコンバータ。