JPH01223825A - Adコンバータ - Google Patents
AdコンバータInfo
- Publication number
- JPH01223825A JPH01223825A JP4926588A JP4926588A JPH01223825A JP H01223825 A JPH01223825 A JP H01223825A JP 4926588 A JP4926588 A JP 4926588A JP 4926588 A JP4926588 A JP 4926588A JP H01223825 A JPH01223825 A JP H01223825A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- section
- converter
- conversion
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
NヒントのADコンバータの基準電圧にオフセットを持
たせ、(N−α)ビットのADコンバータと同等に機能
させる。
たせ、(N−α)ビットのADコンバータと同等に機能
させる。
本発明は、Nヒントの上位(N−α)ビットの変換デー
タが真値を通るADコンハークに関する。
タが真値を通るADコンハークに関する。
マイクロコンピュータ(MPU)が外部のADコンバー
タ(ADC)からシリアルバスでAD変換データを取込
む場合、MPUが1回で処理可能なビット数がADCの
分解能以上であれば1回の通信で済む。しかしながら、
ADCの分解能がNビットでMPUが(N−α)ビット
であれば、1回のAD変換データを2回に分けて取込む
必要がある。この場合、MPUがNビットもの精度のデ
ータを要求しないとすれば、AD変換データの上位(N
−α)ビットだけを取込み、処理時間を短縮することが
可能である。
タ(ADC)からシリアルバスでAD変換データを取込
む場合、MPUが1回で処理可能なビット数がADCの
分解能以上であれば1回の通信で済む。しかしながら、
ADCの分解能がNビットでMPUが(N−α)ビット
であれば、1回のAD変換データを2回に分けて取込む
必要がある。この場合、MPUがNビットもの精度のデ
ータを要求しないとすれば、AD変換データの上位(N
−α)ビットだけを取込み、処理時間を短縮することが
可能である。
しかしながら、第2図にN−4,α−2とした例を示す
ように、4ビツトの分解能を有するADCをそのまま2
ビツトのADCとして用いると、変換値が■から■のよ
うにシフトし、真値■より低くなる難点がある。これに
対し、元々2ビツトの分解能であれば■のように真値■
を通る。これはADC内部の比較器で用いる基準電圧の
相違による。
ように、4ビツトの分解能を有するADCをそのまま2
ビツトのADCとして用いると、変換値が■から■のよ
うにシフトし、真値■より低くなる難点がある。これに
対し、元々2ビツトの分解能であれば■のように真値■
を通る。これはADC内部の比較器で用いる基準電圧の
相違による。
そこで、本発明では変換特性■と■の間に存在するレベ
ル差をオフセットとして基準電圧に与え、NビットのA
DCでも真価を通る(N−α)ビットのADCとして使
えるようにするものである。
ル差をオフセットとして基準電圧に与え、NビットのA
DCでも真価を通る(N−α)ビットのADCとして使
えるようにするものである。
本発明は、Nビットの分解能を有するADコンバータに
おいて、アナログ入力と比較する基準電圧にオフセット
を持たせ、上位(N−α)ビットの変換データが真値を
通るように設定してなることを特徴とするものである。
おいて、アナログ入力と比較する基準電圧にオフセット
を持たせ、上位(N−α)ビットの変換データが真値を
通るように設定してなることを特徴とするものである。
Nビットの分解能を有するADCでも、上位(N−α)
ビットの変換データが真値を通るように基準電圧をシフ
トしてしまえば、該上位(N−α)ピントのデータの精
度は(N−α)ビットの分解能のADCと同じになる。
ビットの変換データが真値を通るように基準電圧をシフ
トしてしまえば、該上位(N−α)ピントのデータの精
度は(N−α)ビットの分解能のADCと同じになる。
第1図は本発明の一実施例を示すブロック図で、1は複
数のアナログ入力Ao”−Anの内、マルチプレクサ(
MPX)11で選択されたアナログ入力と基準電圧を比
較する比較部、2はその結果を蓄える逐次比較レジスタ
、3は該レジスタ内のデータをアナログ電圧に変換する
DA変換部、4はオフセット部、6はAD変換データを
MPU9ヘシリアル出力するためのパラレル/シリアル
変換器(PSC)、7はADCIOの各部を制御する制
御部、8はMPU9からADCIOに入力されるシリア
ルの制御コード5−OUTをパラレル信号に変換するシ
リアル/パラレル変換器(S P C)である。
数のアナログ入力Ao”−Anの内、マルチプレクサ(
MPX)11で選択されたアナログ入力と基準電圧を比
較する比較部、2はその結果を蓄える逐次比較レジスタ
、3は該レジスタ内のデータをアナログ電圧に変換する
DA変換部、4はオフセット部、6はAD変換データを
MPU9ヘシリアル出力するためのパラレル/シリアル
変換器(PSC)、7はADCIOの各部を制御する制
御部、8はMPU9からADCIOに入力されるシリア
ルの制御コード5−OUTをパラレル信号に変換するシ
リアル/パラレル変換器(S P C)である。
MPU9がADCIOの制御部7へ、5PC8を介して
クロックCLKに同期した制御コード5−OUT (第
3図参照)を出力する。制御部7は制御コード5−OU
Tに応じてMPXIIのチャンネルを切り換えた後、A
D変換を開始する。制御コード5−OUTの分解能指定
ビットが“1”のときはDA変換部3の出力をそのまま
比較部1の基準電圧とするが、制御コード5−OUTの
分解能指定ビットが0”であるときはオフセット部4の
出力を加算部5でDA変換部3の出力に加える(重畳す
る)。
クロックCLKに同期した制御コード5−OUT (第
3図参照)を出力する。制御部7は制御コード5−OU
Tに応じてMPXIIのチャンネルを切り換えた後、A
D変換を開始する。制御コード5−OUTの分解能指定
ビットが“1”のときはDA変換部3の出力をそのまま
比較部1の基準電圧とするが、制御コード5−OUTの
分解能指定ビットが0”であるときはオフセット部4の
出力を加算部5でDA変換部3の出力に加える(重畳す
る)。
オフセット部4が加えるオフセット量は第2図の特性■
と■のレベル差であり式(1)によって与えら、れる。
と■のレベル差であり式(1)によって与えら、れる。
このようにすることでNビット分解能のADCから真値
を通る(N−α)ビットの変換データを得ることができ
る。
を通る(N−α)ビットの変換データを得ることができ
る。
以上述べたように本発明によれば、Nビア 1・の分解
能を有するADコンバータの上位(N−α)ビットの変
換データを真値を通る値に修正できる利点がある。
能を有するADコンバータの上位(N−α)ビットの変
換データを真値を通る値に修正できる利点がある。
第1図は本発明の構成図、
第2図はAD変換特性の説明図、
第3図は制御コードの説明図である。
出 願 人 富士通テン株式会社
代理人弁理士 青 柳 稔
Claims (1)
- 1、Nビットの分解能を有するADコンバータにおいて
、アナログ入力と比較する基準電圧にオフセットを持た
せ、上位(N−α)ビットの変換データが真値を通るよ
うに設定してなることを特徴とするADコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4926588A JPH01223825A (ja) | 1988-03-02 | 1988-03-02 | Adコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4926588A JPH01223825A (ja) | 1988-03-02 | 1988-03-02 | Adコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01223825A true JPH01223825A (ja) | 1989-09-06 |
Family
ID=12825999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4926588A Pending JPH01223825A (ja) | 1988-03-02 | 1988-03-02 | Adコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01223825A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267471A (ja) * | 2008-04-22 | 2009-11-12 | Epson Toyocom Corp | スキャンタイプad変換方法、スキャンタイプad変換システム |
-
1988
- 1988-03-02 JP JP4926588A patent/JPH01223825A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267471A (ja) * | 2008-04-22 | 2009-11-12 | Epson Toyocom Corp | スキャンタイプad変換方法、スキャンタイプad変換システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4620179A (en) | Method for successive approximation A/D conversion | |
EP0406973B1 (en) | Analog-to-digital converter | |
US5028926A (en) | Successive type analog-to-digital converter with a variable reference voltage for the digital to analog converter | |
JPH01223825A (ja) | Adコンバータ | |
JP3161481B2 (ja) | インターリーブ方式のa/dコンバータのオフセット補償回路 | |
US5410312A (en) | Digital/analog conversion device with two switched latches for simultaneous D/A conversion | |
JP3182165B2 (ja) | A/d変換回路 | |
JP2661811B2 (ja) | フレームパタン検出回路 | |
JPH01229524A (ja) | D/a変換装置 | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
JPH01314023A (ja) | ディジタル信号処理回路 | |
JP2001168715A (ja) | アナログデジタルコンバータ | |
SU1653156A1 (ru) | Делитель частоты следовани импульсов | |
JPH088746A (ja) | A/d変換装置 | |
JPS6097727A (ja) | A/d変換器 | |
JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
KR950002302B1 (ko) | 디지탈-아날로그 변환기 | |
JPH0612502A (ja) | A/d変換回路内蔵マイクロコンピュータ | |
SU1547071A1 (ru) | Преобразователь кодов | |
JPS63184133A (ja) | 比較回路 | |
JPS6014534B2 (ja) | オフセット補償方法及び回路 | |
JPH06152421A (ja) | A/d変換装置 | |
JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
JPH0715326A (ja) | 信号変換装置 | |
JPH07131353A (ja) | 逐次比較形ad変換器 |