JPH01205552A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01205552A JPH01205552A JP3027588A JP3027588A JPH01205552A JP H01205552 A JPH01205552 A JP H01205552A JP 3027588 A JP3027588 A JP 3027588A JP 3027588 A JP3027588 A JP 3027588A JP H01205552 A JPH01205552 A JP H01205552A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- implanted
- substrate
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 239000001301 oxygen Substances 0.000 claims abstract description 26
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- -1 oxygen ions Chemical class 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000002513 implantation Methods 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012476 oxidizable substance Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に素子分陰
シリコン酸化膜の形成方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a silicon oxide film covering an element.
従来の半導体装置における素子分離膜の形成方法として
は、
１、半導体基板全面に化学的気相成長法（ＣＶＤ）また
は、熱酸化法により、シリコン酸化膜を形成した後、一
部をエツチングすることにより、素子領域と素子分離膜
を形成する方法。Conventional methods for forming element isolation films in semiconductor devices include: 1. After forming a silicon oxide film on the entire surface of a semiconductor substrate by chemical vapor deposition (CVD) or thermal oxidation, a portion of the film is etched. A method for forming an element region and an element isolation film.
２、半導体基板全面に、シリコン窒化膜を形成し、一部
をエツチングにより除去した後、この窒化膜をマスクに
して選択酸化することにより、素子領域と素子分離膜を
形成する方法などが用いられていた。2. A method is used in which a silicon nitride film is formed on the entire surface of a semiconductor substrate, a portion is removed by etching, and then selective oxidation is performed using this nitride film as a mask to form an element region and an element isolation film. was.
しかし、１の方法によると、素子領域と素子分離膜との
あいたにエツチングによる段差が形成された。また、２
の方法によると選択酸化により形成される酸化膜の端に
おいて酸化膜のシリコン窒化膜下方ノ＼のもくり込み（
バースビーク）か形成される上、窒化膜との境界でス１
〜レズが生じていた。However, according to method 1, a step was formed between the element region and the element isolation film due to etching. Also, 2
According to the method described above, at the edge of the oxide film formed by selective oxidation, the bottom part of the silicon nitride film of the oxide film is also recessed (
Birth beak) is formed, and a gap is formed at the boundary with the nitride film.
~Lesbianism was occurring.
すなわち、従来の技術の問題点としては、前記１の方法
によると素子領域分離膜との境界におけるエツヂンク段
差をなくずなぬりフロー等による平坦化をしなければな
らないという問題があった。That is, a problem with the conventional technology is that, according to method 1, the etching step at the boundary with the element region isolation film must be eliminated and flattened by a coating flow or the like.
また、２の方法によると、バーズビークが形成され、素
子領域の幅が減少するなめ、素子が微細化するのが難し
くなるという問題点、および、シリコン基板に直接シリ
コン窒化膜を形成し、選択酸化により素子分離膜を形成
すると素子分離膜の端にス１〜レスが加わり、電流リー
クの原因となるため、シリコン基板に薄い酸化膜を形成
後、シリコン窒化膜を形成しなければならないという工
程の複雑化の問題点も有していた。In addition, according to method 2, a bird's beak is formed and the width of the device region is reduced, making it difficult to miniaturize the device. When an element isolation film is formed using the above method, stress is added to the edge of the element isolation film, which causes current leakage. Therefore, the process of forming a silicon nitride film after forming a thin oxide film on a silicon substrate is necessary. It also had the problem of complication.
そこで、本発明は、以上のような問題点を解決すること
、すなわち、素子分離膜形成後の段差やバースビークか
はとんとなく、さらにＴｈ゛を簡易にすることを「１的
とする。Therefore, one object of the present invention is to solve the above-mentioned problems, that is, to solve the problem of steps and birthbeaks after forming an element isolation film, and to further simplify Th.
〔課題を解決するための１段１
本発明の半導体装置の製造方法は、
（］）ａ シリコン基板中にフン１〜レジス１−を塗
布し、フォトリソ技術に上り診フ３１〜レシス１〜の一
部を除去する工程。[Step 1 for Solving the Problems] The method for manufacturing a semiconductor device of the present invention is as follows: (]) a. Applying layers 1 to 1 of resists 1 to a silicon substrate, and applying photolithographic technology to the steps 31 to 1 of resists 1 to 1. The process of removing a portion.
ｂ、該フ暑）−レジス１〜をマスクにしてシリコン基板
中へ、酸素イオンをイオン注入する工程。b. The step of implanting oxygen ions into the silicon substrate using the resist 1 as a mask.
（、フォＩ〜レジメＩ〜除去後、該シリコン基板を熱酸
化することにより、シリコン基板の一部に素子分離シリ
コン酸ｆヒ膜を形成する工程を特徴とする。(Regime I) After removal, the silicon substrate is thermally oxidized to form an element isolation silicon oxide film on a part of the silicon substrate.
また
（２）前記第１項すにおける酸素イオン注入において、
イオン注入エネルギーを６０Ｋ ｅ Ｖから３００Ｋｅ
Ｖて行ない、酸素イオンの注入１〜−ス量を１０”’Ｇ
１−２Ｌ’ｌＪ土て注入することを特徴とする。(2) In the oxygen ion implantation in the above-mentioned item 1,
Ion implantation energy was changed from 60K e V to 300Ke
The amount of oxygen ion implantation was 10"'G.
It is characterized by injecting 1-2L'lJ soil.
１−実 施 例〕
以下に本発明の半導体装置の製造方法を実施例として説
明する。1-Example] The method for manufacturing a semiconductor device of the present invention will be described below as an example.
第１図は本発明の実施例を工程順に示した図である。ま
ず単結晶シリコン基板（以下、単にシリコン基板と言う
）上に第１図（ａ）の如く、フン１〜レジス）〜を塗布
してフォトリソ技術により該レジス１〜の一部、すなわ
ち素子分離膜を形成する箇所のレジストを除去する。こ
の時、フォトレジス１〜の膜厚は、酸素イオン注入によ
る酸素イオンを透過しない程度以上の膜厚を有するもの
とする。FIG. 1 is a diagram showing an embodiment of the present invention in the order of steps. First, as shown in FIG. 1(a), on a single crystal silicon substrate (hereinafter simply referred to as a silicon substrate), a film 1~resist~ is applied, and a part of the resist 1~, that is, an element isolation film is formed by photolithography. Remove the resist where it will be formed. At this time, the film thickness of the photoresist 1 is set to be at least thick enough to prevent oxygen ions from being transmitted through the oxygen ion implantation.
またフン１〜レジス１〜を塗布する前のシリコン基板表
面に素子分離膜の膜厚の１０％以下の薄いシリコン酸化
膜が形成されている基板を用いてもよい次に、第１図（
ｂ）の如く、フォトレジストをマスクにしてシリコン基
板中へ、酸素イオンを注入する。Furthermore, a substrate may be used in which a thin silicon oxide film having a thickness of 10% or less of the device isolation film is formed on the surface of the silicon substrate before applying the film 1 to the resist 1.
As in b), oxygen ions are implanted into the silicon substrate using a photoresist as a mask.
この時、酸素イオンの注入エネルギーにより、第２図の
ように酸素イオンがシリコン基板中へ注入される深さ２
０４が決定される。素子分離するのに必要な膜ノＶを確
保するなめにシリコン基板中へＯ，］μｍ以りの深さに
注入しなげればならない。また素子分山［ｒ酸化膜を形
成する時の酸化が表−収 −
面および注入された酸素イオン層２０３から反応が進む
ため、イオン注入力檜某ずき′ると均一な素子分離膜が
形成できない。したがって、イオン注入エネルギーとし
て、６０ＫｅＶ〜３００ＫｅＶが要求される。また、シ
リコン基板がイオン注入のタメージによって結晶性が破
壊され、アモルファス（非晶質）化する割合は、第３図
に示すように、注入ドース量が１０１４ｃＩＩＩ−２以
上て急激に増加する。At this time, due to the oxygen ion implantation energy, the oxygen ions are implanted into the silicon substrate at a depth of 2 as shown in Figure 2.
04 is determined. In order to secure the film thickness necessary for element isolation, it is necessary to implant the silicon substrate into the silicon substrate to a depth of more than O,] μm. In addition, since the oxidation during the formation of the element separation oxide film progresses from the surface and the implanted oxygen ion layer 203, a uniform element isolation film is formed when the ion implantation force is applied to a certain level. Cannot be formed. Therefore, 60 KeV to 300 KeV is required as the ion implantation energy. Further, as shown in FIG. 3, the rate at which the crystallinity of the silicon substrate is destroyed by the ion implantation and becomes amorphous increases rapidly when the implantation dose exceeds 1014cIII-2.
本発明ては、シリコン基板の一部がアモルファス化した
ことにより、後工程の熱酸化て他のシリ：ノン単結晶部
に比べ、増速酸化することを利用するなめイオン注入の
ドーズ量としてｉｏ”ｃｍ−２以上を要求する。In the present invention, since a part of the silicon substrate has become amorphous, the dose of ion implantation is set at io. ``requires cm-2 or higher.
このようにして、注入エネルギーを６０ＫｅＶから３０
０ Ｋ、 ｅ Ｖ程度として、注入ドーズ量を１０１４
■−２以上にして、イオン注入すると、シリコン基板中
の表面から、一定の深さイ］近に酸素イオンが濃度が高
くなった層が形成される。また表面からこの層に至るま
でのシリコン基板は、イオン注入によるタメージで結晶
性か破壊され、アモル＝ ６ −
ファス（非晶質）化する。フォ１〜レジストを除去後１
、二のシリコン基板を酸化性雰囲気中て熱処理すること
により、イオン注入した部分のシリコン基板は、アモル
ファスであるため、他の部分のシリコン基板より、酸化
シリコン（Ｓｉ２０）になりやすく、また、シリコン中
に形成された酸素イオン層の酸素イオンもシリコンと結
合して酸化シリコン層となる。このようにして表面およ
び注入された酸素イオン層から酸化がはじまり、この部
分に厚い酸化シリコンの素子分離膜が形成される。In this way, the implantation energy can be changed from 60 KeV to 30 KeV.
The implantation dose was set to about 0 K, e V and 1014
(2) When ions are implanted at -2 or higher, a layer with a high concentration of oxygen ions is formed at a certain depth from the surface of the silicon substrate. Further, the crystallinity of the silicon substrate from the surface to this layer is destroyed by the damage caused by ion implantation, and becomes amorphous (amorphous). Photo 1 ~ After removing resist 1
By heat-treating the second silicon substrate in an oxidizing atmosphere, the part of the silicon substrate into which ions have been implanted is amorphous, so it is more likely to become silicon oxide (Si20) than other parts of the silicon substrate, and Oxygen ions in the oxygen ion layer formed therein also combine with silicon to form a silicon oxide layer. In this way, oxidation begins from the surface and the implanted oxygen ion layer, and a thick silicon oxide element isolation film is formed in this portion.
この間、他のイオン注入されていないシリコン基板表面
は、薄い酸化シリコンが形成されるなげて、この部分が
素子領域となる。During this time, thin silicon oxide is formed on the surface of the silicon substrate where other ions have not been implanted, and this portion becomes an element region.
以上のＴ稈によって形成された素子分離膜は、シリコン
の酸化か従来技術のように表面酸化でなく、シリコン基
板の深いところで、行なわれるため、素子分前膜による
基板の凹凸かはとんとなく半導体装置の配線が容易であ
る。また、シリコン窒化膜を用いたｊππ酸酸化ように
、素子領域周辺部でのリークについて注意する必要がな
い上、バースビークのような素子領域ノ＼グ）、酸化膜
の入り込みかほとんとないなめ、従来技術による半導体
装置に比へ素子分１１ｉ１ｆ領域の面積か、約５０％減
少てき、半導体の微細化にもイｊ利である。The element isolation film formed by the above T-culm is not oxidized by silicon oxidation or surface oxidation as in the conventional technology, but is performed deep within the silicon substrate. Wiring the device is easy. In addition, as with jππ acid oxidation using a silicon nitride film, there is no need to be careful about leakage at the periphery of the device region. The area of the element 11i1f region is reduced by about 50% compared to the conventional semiconductor device, which is advantageous for miniaturization of semiconductors.
さらに王権としては、フォ１〜リン土程、イオン注入工
程、酸化工程がそれぞれ一部たげの簡易なものなので半
導体の短納期、低コス１〜化も可能である。Furthermore, since the royal power is simple, with only a few steps required for the phosphorus soil, ion implantation, and oxidation steps, it is possible to shorten the delivery time and reduce the cost of semiconductors.
また、本発明は酸化さノする対象は基板以外に、基板上
に形成されたシリコン等酸化可能の物質でも適用できる
ものである。Furthermore, the present invention can be applied not only to the substrate but also to oxidizable substances such as silicon formed on the substrate.
この発明は、以上説明した様に、シリコン基板に、フォ
トレジス１〜をマスクにして、酸素イオンを注入した後
、熱酸化することにより、シリコン基板の一部に素子分
離膜を形成する製造方法の開発により、下記に列挙する
効果がある。As explained above, this invention is a manufacturing method in which an element isolation film is formed on a part of a silicon substrate by implanting oxygen ions into a silicon substrate using photoresist 1 as a mask and then thermally oxidizing the silicon substrate. The development of has produced the following effects.
（１）バーズビータのような素子分前膜が素子領域ｌ＼
入り込む領域かほとんどなく、有効なトランジスタ領域
を滅する事なく素子分離てき、半導体−ｔ −
装置の微細化を可能にする。(1) The element pre-layer film like a bird's beater is the element area l\
Since there is almost no intrusion area, elements can be isolated without destroying the effective transistor area, making it possible to miniaturize semiconductor t-devices.
（２）素子分離膜による基板の凹凸がほとんどなく、半
導体装置の配線が容易である。(2) There are almost no irregularities on the substrate due to the element isolation film, and wiring of the semiconductor device is easy.
（３）工程が従来技術に比べ、簡易であり、製造工程の
短縮、コス１〜の低減ができる。(3) The process is simpler than the conventional technology, and the manufacturing process can be shortened and the cost can be reduced by 1~.
第１図（ａ、 ）〜（ｃ）は、本発明の半導体装置の製
造方法を工程を追って示した図。
第２図は、ある一定の注入エネルギーてシリコン基板中
に酸素イオンを注入した場合の断面図。
第３図は、酸素イオン注入量をシリコン基板がアモルフ
ァス化する割合を示した図。
１０１・・・シリコン基板
１０２・・・フォ１ヘレジス１〜
１０３・・・酸素イオン・ビーム
１０４・・・イオン注入によりアモルファス化したシリ
コン基板
１０５・・・イオン注入された酸素イオン層１０６・・
・素子分離酸化膜
１０７・・・素子領域
２０１・・・シリコン基板
２０２・・・酸素イオン注入によりアモルファス化した
シリコン基板
２０３・・・イオン注入された酸素イオン層２０４・・
・イオン注入のエネルギーによって決まる酸素イオン層
の深さ（Ｒｐ ）
以 」二
出願人 セイコーエプソン株式会社
第 １ 図FIGS. 1(a, 1c) to 1(c) are diagrams showing step by step the method for manufacturing a semiconductor device of the present invention. FIG. 2 is a cross-sectional view when oxygen ions are implanted into a silicon substrate at a certain implantation energy. FIG. 3 is a diagram showing the rate at which the silicon substrate becomes amorphous with respect to the amount of oxygen ion implanted. DESCRIPTION OF SYMBOLS 101...Silicon substrate 102...FO 1 Heregis 1-103...Oxygen ion beam 104...Silicon substrate made amorphous by ion implantation 105...Ion-implanted oxygen ion layer 106...
- Element isolation oxide film 107...Element region 201...Silicon substrate 202...Silicon substrate 203 made amorphous by oxygen ion implantation...Ion-implanted oxygen ion layer 204...
・Depth of oxygen ion layer (Rp) determined by ion implantation energy Applicant: Seiko Epson Corporation Figure 1
Claims (2)
フォトリソ技術により該フォトレジストの一部を除去す
る工程。 ｂ、該フォトレジストをマスクにしてシリコン基板中へ
、酸素イオンをイオン注入する工程。 ｃ、フォトレジスト除去後、該シリコン基板を熱酸化す
ることにより、シリコン基板の一部に素子分離シリコン
酸化膜を形成する工程を特徴とする半導体装置の製造方
法。(1) a. Apply photoresist on the silicon substrate,
A step of removing a portion of the photoresist using photolithography. b. A step of implanting oxygen ions into the silicon substrate using the photoresist as a mask. c. A method for manufacturing a semiconductor device, comprising the step of forming an element isolation silicon oxide film on a part of the silicon substrate by thermally oxidizing the silicon substrate after removing the photoresist.
イオン注入エネルギーを６０ＫｅＶから３００ＫｅＶで
行ない、酸素イオンの注入ドーズ量を１０＾１＾４ｃｍ
＾−＾２以上で注入することを特徴とする第１項記載の
半導体装置の製造方法。(2) In the step of ion-implanting the oxygen ions,
The ion implantation energy was 60 KeV to 300 KeV, and the oxygen ion implantation dose was 10^1^4 cm.
2. The method for manufacturing a semiconductor device according to claim 1, wherein the implantation is performed at a concentration of ^-^2 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027588A JPH01205552A (en) | 1988-02-12 | 1988-02-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027588A JPH01205552A (en) | 1988-02-12 | 1988-02-12 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205552A true JPH01205552A (en) | 1989-08-17 |
Family
ID=12299159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027588A Pending JPH01205552A (en) | 1988-02-12 | 1988-02-12 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205552A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4212503A1 (en) * | 1991-04-15 | 1992-10-22 | Gold Star Electronics | SEMICONDUCTOR MODULE AND METHOD FOR THE PRODUCTION THEREOF |
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
-
1988
- 1988-02-12 JP JP3027588A patent/JPH01205552A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4212503A1 (en) * | 1991-04-15 | 1992-10-22 | Gold Star Electronics | SEMICONDUCTOR MODULE AND METHOD FOR THE PRODUCTION THEREOF |
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160355A (en) | Manufacture of cmos with twin well | |
| JPH01205552A (en) | Manufacture of semiconductor device | |
| JPS61123152A (en) | Separation of semiconductor device | |
| US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
| JPH0316150A (en) | Manufacture of semiconductor element | |
| Lai et al. | Resist hardening using a conformable mold | |
| KR930000876B1 (en) | HIGH ENERGY ION BEAM BLOCKING METHOD USING Si3N4 FILM | |
| JPH06151349A (en) | Manufacture of semiconductor device | |
| JPH0334425A (en) | Manufacture of semiconductor device | |
| JPS60127741A (en) | Manufacture of semiconductor device | |
| JPS5916340A (en) | Manufacture of semiconductor device | |
| JPH01161848A (en) | Manufacture of semiconductor device with field oxide film | |
| JPH04267336A (en) | Manufacture of semiconductor device | |
| JPS6116530A (en) | Manufacture of semiconductor device | |
| JPS5893343A (en) | Forming method for isolation region of semiconductor integrated circuit | |
| JPS59175137A (en) | Manufacture of semiconductor device | |
| JPS61264723A (en) | Manufacture of semiconductor device | |
| JPS61116842A (en) | Manufacture of semiconductor device | |
| KR19980065735A (en) | Method of forming surface step of semiconductor substrate | |
| JPS6072244A (en) | Manufacture of semiconductor device | |
| JPH1167684A (en) | Semiconductor device and its manufacture | |
| JPH04309226A (en) | Manufacture of semiconductor device | |
| JPS599936A (en) | Manufacture of semiconductor device | |
| JPH0329293B2 (en) | ||
| JPH0221136B2 (en) |