JPH0334425A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0334425A
JPH0334425A JP16858789A JP16858789A JPH0334425A JP H0334425 A JPH0334425 A JP H0334425A JP 16858789 A JP16858789 A JP 16858789A JP 16858789 A JP16858789 A JP 16858789A JP H0334425 A JPH0334425 A JP H0334425A
Authority
JP
Japan
Prior art keywords
film
polycrystalline
semiconductor
heat treatment
crystal grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16858789A
Other languages
Japanese (ja)
Other versions
JP2822211B2 (en
Inventor
Shinichi Ito
信一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16858789A priority Critical patent/JP2822211B2/en
Publication of JPH0334425A publication Critical patent/JPH0334425A/en
Application granted granted Critical
Publication of JP2822211B2 publication Critical patent/JP2822211B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To eliminate the necessity of excessive light etching which is performed before dry etching of polycrystalline semiconductor, by a method wherein the crystal grain diameter of a polycrystalline semiconductor film is specified by selectively eliminating an oxidation resistant film, a second semiconductor oxide film, and a part of the film thickness direction of the polycrystalline semiconductor film, and performing heat treatment. CONSTITUTION:After an SiO2 film 2 of, e. g. about 50mum in thickness is formed on the surface of an Si substrate 1 by thermal oxidation method, a polycrystalline Si film 3 of, e. g. about 480Angstrom in thickness is formed on the whole surface by, e. g. low pressure CVD method. By ionimplanting, e. g. Si, in the whole surface, the polycrystalline Si film 3 is turned into an amorphous state. One example of Si ion implantation condition is as follows; dosage is 1X10<15>cm<-2>, and energy is 40keV. After that, e. g. in a nitrogen (N2) atmosphere, heat treatment is performed at a low temperature of, e.g. about 700 deg.C for about 20 hours. By this heat treatment, the amorphous Si film formed by turning the ion-implanted polycrystalline Si film 3 into an amorphous state is subjected to solid-phase growth, and as the result, the polycrystalline Si film 3 whose crystal grain diameter is 0.5-10mum is formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、高集積
密度の半導体集積回路装置における素子間分離を行う場
合に適用して好適なものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and is particularly suitable for application to isolation between elements in a semiconductor integrated circuit device with high integration density. be.

〔発明の概要〕[Summary of the invention]

本発明は、半導体基板を選択的に酸化するようにした半
導体装置の製造方法において、上記半導体基板上に第1
の半導体酸化膜、多結晶半導体膜、第2の半導体酸化膜
及び耐酸化膜を順次形成する工程と、上記耐酸化膜、上
記第2の半導体酸化膜及び上記多結晶半導体膜の膜厚方
向の少なくとも一部を選択的に除去する工程と、熱処理
を行うことにより上記多結晶半導体膜の結晶粒径を0.
 5〜10μmとする工程とを具備する。これによって
、多結晶半導体膜を除去するためのドライエツチングの
前に行へライトエツチングを過剰に行う必要がなくなる
The present invention provides a method for manufacturing a semiconductor device in which a semiconductor substrate is selectively oxidized.
a step of sequentially forming a semiconductor oxide film, a polycrystalline semiconductor film, a second semiconductor oxide film, and an oxidation-resistant film; By selectively removing at least a portion and performing heat treatment, the crystal grain size of the polycrystalline semiconductor film is reduced to 0.
5 to 10 μm. This eliminates the need to perform excessive light etching on the rows before dry etching to remove the polycrystalline semiconductor film.

〔従来の技術〕[Conventional technology]

半導体集積回路装置における素子間分離領域は通常、選
択酸化法(LOCO3法)により形成されている。しか
し、良く知られているように、従来のLOCO3法では
、フィールド酸化膜の端部に形成されるバーズビークの
長さが大きく、これが素子の高集積密度化を阻む要因と
なっていた。
Interelement isolation regions in semiconductor integrated circuit devices are usually formed by a selective oxidation method (LOCO3 method). However, as is well known, in the conventional LOCO3 method, the length of the bird's beak formed at the end of the field oxide film is large, which is a factor that prevents high integration density of devices.

そこで、このような問題を解決するために、バーズビー
ク長がより小さいフィールド酸化膜を形成することがで
きる選択酸化法が本出願人により提案されている(例え
ば、特願昭63−220209号)。第2図A〜第2図
Cはその方法を示し、耐酸化膜としての窒化シリコン(
5i3N4)膜の下層に多結晶シリコン(St )膜を
含む多層構造の酸化マスクを用いて選択酸化を行うもの
である。
In order to solve this problem, the present applicant has proposed a selective oxidation method that can form a field oxide film with a smaller bird's beak length (for example, Japanese Patent Application No. 220209/1982). Figures 2A to 2C show the method, and silicon nitride (silicon nitride) is used as an oxidation-resistant film.
Selective oxidation is performed using an oxidation mask with a multilayer structure including a polycrystalline silicon (St 2 ) film below the 5i3N4) film.

この方法によれば、第2図Aに示すように、まずSi基
板101の表面に熱酸化法により例えば膜厚50人程度
のSi0g膜(パッドSin、膜)102を形成した後
、このSiO□膜102の全面に例えば低圧CVD法に
より例えば膜厚480人程程度多結晶Si膜103を形
成する。この多結晶St膜103の結晶粒103aの粒
径は、成長温度にもよるが例えば500〜1000人程
度である。程度、この多結晶Si膜103の表面に熱酸
化法により例えば膜厚80人程度の5iOz膜104を
形成した後、このSing膜104の全面に例えば低圧
CVD法により例えば膜厚1000人程度程度t、N。
According to this method, as shown in FIG. 2A, first a Si0g film (pad Sin, film) 102 is formed on the surface of a Si substrate 101 by a thermal oxidation method, for example, with a thickness of about 50 mm, and then this SiO A polycrystalline Si film 103 is formed on the entire surface of the film 102 by, for example, a low-pressure CVD method to a thickness of about 480 nm. The grain size of the crystal grains 103a of this polycrystalline St film 103 is, for example, about 500 to 1000, although it depends on the growth temperature. After forming a 5iOz film 104 with a thickness of, for example, about 80 mm on the surface of this polycrystalline Si film 103 by thermal oxidation, the entire surface of this Sing film 104 is formed with a thickness of about 1000 mm by low pressure CVD, for example. ,N.

膜105を形成する。次に、この5i3Na膜105の
上にリソグラフィーにより所定形状のレジストパターン
106を形成する。次に、このレジストパターン106
をマスクとしてSi3Ng膜105、SiO□膜10膜
長04結晶St膜103をこの多結晶St膜103の膜
厚方向の途中まで順次エツチングした後、レジストパタ
ーン106を除去する。これによって、これらのSi、
N、膜105.5iOz膜104及び多結晶St膜10
3は、第2図Bに示すような形状にパターンニングされ
る。
A film 105 is formed. Next, a resist pattern 106 having a predetermined shape is formed on this 5i3Na film 105 by lithography. Next, this resist pattern 106
Using as a mask, the Si3Ng film 105, the SiO□ film 10, and the crystalline St film 103 are sequentially etched to the middle of the polycrystalline St film 103 in the film thickness direction, and then the resist pattern 106 is removed. By this, these Si,
N, film 105.5iOz film 104 and polycrystalline St film 10
3 is patterned into a shape as shown in FIG. 2B.

次に、この状態で熱酸化を行う。これによって、第2図
Cに示すように、Si基板101の表面にフィールドS
in、膜107が選択的に形成され、素子間分離が行わ
れる。この熱酸化の際には、5i3N4膜105の両端
部の下方の部分の多結晶Si膜103も酸化されること
から、フィールド5int膜107の端部に形成される
バーズビークの長さを小さくすることができる。
Next, thermal oxidation is performed in this state. As a result, as shown in FIG. 2C, a field S is formed on the surface of the Si substrate 101.
In, a film 107 is selectively formed to provide isolation between elements. During this thermal oxidation, the polycrystalline Si film 103 below both ends of the 5i3N4 film 105 is also oxidized, so the length of the bird's beak formed at the end of the field 5int film 107 must be reduced. I can do it.

次に、まずホットリン酸(H,PO2)などにより5L
3N、膜105をエツチング除去した後、フッ酸系のエ
ツチング液などによるライトエツチングにより5i02
膜104をエツチング除去する。
Next, first, 5L of hot phosphoric acid (H, PO2) etc.
3N, and after removing the film 105 by etching, 5i02 is etched by light etching using a hydrofluoric acid-based etching solution.
The film 104 is removed by etching.

この後、ドライエツチングにより多結晶Si膜103を
エツチング除去する。
Thereafter, the polycrystalline Si film 103 is removed by dry etching.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上述の第2図A〜第2図Cに示す従来の
選択酸化法では、第2図Cに示すように、多結晶Si膜
103との境界部におけるフィールドSin、膜107
のバーズビーク部に結晶粒103aが未酸化のまま埋め
込まれてしまうという問題があった。これは、多結晶S
i膜103の結晶粒界に沿って酸化が進行することに起
因するものである。このフィールド5iO1膜107の
バーズビーク部に埋め込まれた結晶粒103aはこのフ
ィールドSing膜107の形状劣化などの原因となる
ことから、多結晶Si膜103を除去するためのドライ
エツチングの際に同時にエツチング除去する必要がある
However, in the conventional selective oxidation method shown in FIGS. 2A to 2C, as shown in FIG. 2C, the field Sin at the boundary with the polycrystalline Si film 103,
There was a problem in that the crystal grains 103a were buried in the bird's beak portion without being oxidized. This is polycrystalline S
This is due to the progress of oxidation along the grain boundaries of the i-film 103. Since the crystal grains 103a embedded in the bird's beak portion of the field 5iO1 film 107 cause deterioration of the shape of the field Sing film 107, they are removed by etching at the same time as dry etching for removing the polycrystalline Si film 103. There is a need to.

ところで、この多結晶Si膜103を除去するためのド
ライエツチングは、この多結晶Si膜103だけを選択
的にエツチング除去するために、Sin。
By the way, the dry etching for removing this polycrystalline Si film 103 is performed using a Si film in order to selectively remove only this polycrystalline Si film 103.

に対する多結晶Stの選択比が高くなるような条件で行
われる。このため、多結晶St膜103のエツチング前
に少しでも5i02膜104が残っていると、この多結
晶St膜103のエツチングが進まない。従って、この
5i02膜104は、多結晶Si膜103のエツチング
前に確実に除去しておく必要がある。さらに、この多結
晶St膜103のドライエツチングの際にフィールド5
iCh膜107のバーズビーク部に埋め込まれた結晶粒
103aも同時にエツチング除去するためには、このバ
ーズビーク部に埋め込まれた結晶粒103aをこのドラ
イエツチングの前に露出させておく必要がある。
The process is carried out under conditions such that the selectivity of polycrystalline St to polycrystalline St is high. Therefore, if even a small amount of the 5i02 film 104 remains before etching the polycrystalline St film 103, the etching of the polycrystalline St film 103 will not proceed. Therefore, it is necessary to remove this 5i02 film 104 without fail before etching the polycrystalline Si film 103. Furthermore, during dry etching of this polycrystalline St film 103, field 5 is
In order to simultaneously remove the crystal grains 103a buried in the bird's beak portion of the iCh film 107 by etching, it is necessary to expose the crystal grains 103a buried in the bird's beak portion before this dry etching.

そこで、従来は、多結晶Si膜103のドライエツチン
グの前に、この多結晶St膜103及びフィールド5i
O1膜107のバーズビーク部に埋め込まれた結晶粒1
03aが確実に露出されるようにするために、フッ酸系
のエツチング液などによるライトエツチングを例えば膜
厚600人のSin、膜がエツチングされる程度に過剰
に行っていた。
Therefore, conventionally, before dry etching the polycrystalline Si film 103, this polycrystalline St film 103 and the field 5i are etched.
Crystal grains 1 embedded in the bird's beak part of the O1 film 107
In order to ensure that 03a is exposed, light etching using a hydrofluoric acid etching solution or the like is performed in excess to the extent that, for example, a 600 mm thick film is etched.

しかしながら、このようにライトエツチングを過剰に行
うとフィールド5iOt )li L O7の膜厚がか
なり減少することから、このライトエツチング後のフィ
ールドSin、膜107の膜厚として十分な値を確保す
るためには、このフィールド5i0z膜107を選択酸
化によりあらかじめかなり厚く形成しておく必要がある
。ところが、選択酸化によりフィールドSin、膜10
7を厚く形成すると、バーズビーク長が大きくなったり
、選択酸化の際にバーズビーク部の周辺に生じる応力が
大きくなるために結晶欠陥が発生しやすくなったりする
などの問題があった。
However, if the light etching is performed excessively in this way, the film thickness of the field 5iOt )li L O7 will be considerably reduced. In this case, it is necessary to form this field 5i0z film 107 to be quite thick in advance by selective oxidation. However, due to selective oxidation, the field Sin, film 10
If 7 is formed thickly, there are problems such as an increase in the bird's beak length and an increase in the stress generated around the bird's beak during selective oxidation, making crystal defects more likely to occur.

従って本発明の目的は、多結晶半導体膜のドライエツチ
ングの前に行うライトエツチングを過剰に行う必要がな
くなる半導体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device that eliminates the need to perform excessive light etching before dry etching a polycrystalline semiconductor film.

〔課題を解決するための手段〕・ 本発明者は、種々検討した結果、上述の第2図A〜第2
図Cに示す従来の選択酸化法においてフィールドSin
g膜107のバーズビーク部に結晶粒103aが未酸化
のまま埋め込まれてしまうのは、この結晶粒103aの
粒径が小さいことにその原因があるという認識に至った
[Means for Solving the Problems] As a result of various studies, the inventor has determined that
In the conventional selective oxidation method shown in Figure C, the field Sin
It has been recognized that the reason why the crystal grains 103a are buried unoxidized in the bird's beak portion of the g film 107 is that the grain size of the crystal grains 103a is small.

本発明は、このような認識に基づいて案出されたもので
ある。
The present invention was devised based on this recognition.

すなわち、上記目的を達成するために、本発明は、半導
体基板(1)を選択的に酸化するようにした半導体装置
の製造方法において、半導体基板(1)上に第1の半導
体酸化膜(2)、多結晶半導体膜(3)、第2の半導体
酸化膜(4)及び耐酸化膜(5)を順次形成する工程と
、耐酸化膜(5)、第2の半導体酸化膜(4)及び多結
晶半導体膜(3)の膜厚方向の少なくとも一部を選択的
に除去する工程と、熱処理を行うことにより多結晶半導
体膜(3)の結晶粒径を0.5〜10μmとする工程と
を具備する。
That is, in order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device in which a semiconductor substrate (1) is selectively oxidized. ), a step of sequentially forming a polycrystalline semiconductor film (3), a second semiconductor oxide film (4), and an oxidation-resistant film (5); a step of selectively removing at least a portion of the polycrystalline semiconductor film (3) in the film thickness direction; and a step of making the crystal grain size of the polycrystalline semiconductor film (3) 0.5 to 10 μm by performing heat treatment. Equipped with.

ここで、多結晶半導体膜(3)の結晶粒径の下限である
0、5μmは、結晶粒径が0.5μm以上であれば、選
択酸化により形成される酸化膜(7)の端部に形成され
るバーズビーク部との境界部の多結晶半導体膜(3)は
完全に酸化され、従ってこのバーズビーク部に結晶粒(
3a)が未酸化のまま埋め込まれてしまうことが防止さ
れることからくるものである。一方、多結晶半導体膜(
3)の結晶粒径の上限である10μmは、結晶粒径を1
0μm以上としても結晶粒径を大きくしたことによる利
点は結晶粒径が10μm以下である場合とほとんど変わ
らないこと、及び、熱処理時間を長くすれば結晶粒径を
大きくすることができるが半導体装置の生産性の観点か
らはこの熱処理の時間はなるべく短い方が好ましいこと
からくるものである。
Here, the lower limit of the crystal grain size of the polycrystalline semiconductor film (3) of 0.5 μm means that if the crystal grain size is 0.5 μm or more, the edge of the oxide film (7) formed by selective oxidation The polycrystalline semiconductor film (3) at the boundary with the bird's beak to be formed is completely oxidized, and therefore crystal grains (
This is because 3a) is prevented from being buried unoxidized. On the other hand, polycrystalline semiconductor film (
The upper limit of the crystal grain size in 3), 10 μm, means that the crystal grain size is 1
Even if the crystal grain size is 0 μm or more, the advantages of increasing the crystal grain size are almost the same as those when the crystal grain size is 10 μm or less, and although the crystal grain size can be increased by increasing the heat treatment time, This is because, from the viewpoint of productivity, it is preferable that the time for this heat treatment be as short as possible.

この多結晶半導体膜(3)の結晶粒径は、バーズビーク
部に結晶粒(3a)が未酸化のまま埋め込まれることを
防止する観点及び生産性を良くする観点からは、1〜5
μmとするのがより好ましい。
The crystal grain size of this polycrystalline semiconductor film (3) is from 1 to 5.
More preferably, it is μm.

〔作用〕[Effect]

上記した手段によれば、多結晶半導体膜(3)の結晶粒
径を選択酸化の前に0.5〜10μmに大きくしている
ので、選択酸化により形成される酸化膜(7)のバーズ
ビーク部との境界部の多結晶半導体膜(3)は容易に完
全に酸化され、従ってこの酸化膜(7)のバーズビーク
部に結晶粒(3a)が未酸化のまま埋め込まれることが
防止される。このため、多結晶半導体膜(3)のドライ
エツチングの前に行うライトエツチングは第2の半導体
酸化膜(4)が工°::/チング除去される程度で足り
、従来のように過剰に行う必要はなくなる。これによっ
て、このライトエツチングによる酸化膜(7)の膜厚の
減少量が少なくなるので、この酸化膜(7)をあらかじ
め厚く形成しておく必要がなくなり、このためバーズビ
ーク長が大きくなったり、選択酸化時にバーズビーク部
の周辺に生じる応力が大きくなって結晶欠陥が発生しや
すくなったりするなどの問題がなくなる。
According to the above-described means, since the crystal grain size of the polycrystalline semiconductor film (3) is increased to 0.5 to 10 μm before selective oxidation, the bird's beak portion of the oxide film (7) formed by selective oxidation The polycrystalline semiconductor film (3) at the boundary with the oxide film (3) is easily and completely oxidized, thus preventing the crystal grains (3a) from being buried unoxidized in the bird's beak part of the oxide film (7). Therefore, the light etching performed before the dry etching of the polycrystalline semiconductor film (3) is sufficient to remove the second semiconductor oxide film (4), and is not performed excessively as in the conventional method. There will be no need. As a result, the amount of reduction in the thickness of the oxide film (7) due to this light etching is reduced, so there is no need to form this oxide film (7) thickly in advance, which may increase the bird's beak length or Problems such as increased stress generated around the bird's beak during oxidation, which makes crystal defects more likely to occur, are eliminated.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

第1図A〜第1図Fは本発明の一実施例による半導体装
置の製造方法を示す。
1A to 1F show a method of manufacturing a semiconductor device according to an embodiment of the present invention.

この実施例においては、第1図Aに示すように、まずS
t基板1の表面に熱酸化法により例えば膜厚50人程度
の5iOz膜(パッドSin、膜)2を形成した後、こ
の5iOz#2の全面に例えば低圧CVD法により例え
ば膜厚480人程程度多結晶Si膜3を形成する。こめ
多結晶St膜3の結晶粒3aの粒径は例えば500〜1
ooo人程度である。
In this embodiment, as shown in FIG.
After forming a 5iOz film (pad Sin, film) 2 with a thickness of, for example, about 50mm on the surface of the t-substrate 1 by thermal oxidation method, a film of about 480mm thick is formed on the entire surface of this 5iOz#2 by low pressure CVD, for example. A polycrystalline Si film 3 is formed. The grain size of the crystal grains 3a of the polycrystalline St film 3 is, for example, 500 to 1
There are about oooo people.

次にへこの多結晶Si膜3の全面に例えばStをイオン
注入することにより、この多結晶St膜3を非晶質化す
る。このStのイオン注入の条件の一例を挙げると、ド
ーズt I X 10 lScm−”、エネルギー40
keVである。この後、例えば窒素(Nt)雰囲気中に
おいて例えば700°C程度の低温で2O時間程度熱処
理を行う。この熱処理により、上述のイオン注入による
多結晶Si膜3の非晶質化により形成された非晶質St
膜(図示せず)が固相成長し、その結果、第1図Bに示
すように、結晶粒径が例えば5μm程度の多結晶Si膜
3が形成される。
Next, the polycrystalline St film 3 is made amorphous by ion-implanting, for example, St into the entire surface of the polycrystalline Si film 3. An example of the conditions for this St ion implantation is: dose t I x 10 lScm-'', energy 40
keV. Thereafter, heat treatment is performed at a low temperature of, for example, about 700° C. for about 20 hours in a nitrogen (Nt) atmosphere, for example. By this heat treatment, the amorphous St formed by amorphizing the polycrystalline Si film 3 by the above-mentioned ion implantation.
A film (not shown) grows in a solid phase, and as a result, as shown in FIG. 1B, a polycrystalline Si film 3 having a crystal grain size of, for example, about 5 μm is formed.

次に第1図Cに示すように、この多結晶St膜3の表面
に熱酸化法により例えば膜厚80人程度の5iCh膜4
を形成した後、このSin、膜4の全面に例えば低圧C
VD法により例えば膜r¥1000人程度の5程度N4
膜5を形成する。次に、このSi*N4膜5の上にリソ
グラフィーにより所定形状のレジストパターン6を形成
する。
Next, as shown in FIG.
After forming the film 4, the entire surface of the film 4 is exposed to low pressure C, for example.
By VD method, for example, about 5 N4 for about 1,000 yen per membrane
A film 5 is formed. Next, a resist pattern 6 having a predetermined shape is formed on this Si*N4 film 5 by lithography.

次に、このレジストパターン6をマスクとして5isN
a膜5、Sin、膜4及び多結晶St膜3をこの多結晶
St膜3の膜厚方向の途中まで順次エツチングした後、
レジストパターン6を除去する。これによ2て、これら
のSi3N、膜5、Sing膜4及び多結晶Si膜3は
、第1図りに示すような形状にパターンニングされる。
Next, using this resist pattern 6 as a mask, 5isN
After sequentially etching the a film 5, the Sin film 4, and the polycrystalline St film 3 to the middle of the film thickness direction of the polycrystalline St film 3,
The resist pattern 6 is removed. As a result, the Si3N film 5, the Sing film 4, and the polycrystalline Si film 3 are patterned into the shape shown in Figure 1.

次に、この状態で熱酸化を行う。これによって、第1図
已に示すように、St基板lの表面にフィールドS’x
02膜7が選択的に形成され、素子間分離が行われる。
Next, thermal oxidation is performed in this state. As a result, as shown in FIG. 1, a field S'x is formed on the surface of the St substrate l.
02 film 7 is selectively formed to provide isolation between elements.

この場合、上述のように多結晶Si膜3の結晶粒径は5
μm程度と極めて大きいので、このフィールド5iOz
膜7のバーズビーク部との境界部の多結晶St膜3は完
全に酸化され、その結果、このフィールド5ift膜6
のバーズビーク部に多結晶St膜3の結晶粒3aが未酸
化の′まま埋め込まれることが防止される。
In this case, as mentioned above, the crystal grain size of the polycrystalline Si film 3 is 5.
Since it is extremely large, about μm, this field is 5iOz
The polycrystalline St film 3 at the boundary with the bird's beak part of the film 7 is completely oxidized, and as a result, this field 5ift film 6
This prevents the crystal grains 3a of the polycrystalline St film 3 from being buried in the bird's beak portion in an unoxidized state.

次に、まずホットH,PO,などによりS i 2 N
 4膜5をエツチング除去した後、フッ酸系のエツチン
グ液などによるライトエツチングによりSiO□膜4を
エツチング除去する。この後、ドライエツチングにより
多結晶Si膜3をエツチング除去して、第1図Fに示す
状態とする。この状態におけるフィールドSin、膜7
の膜厚は例えば35001程度である。
Next, first, S i 2 N by hot H, PO, etc.
After removing the SiO□ film 4 by etching, the SiO□ film 4 is etched away by light etching using a hydrofluoric acid-based etching solution or the like. Thereafter, the polycrystalline Si film 3 is removed by dry etching to obtain the state shown in FIG. 1F. Field Sin in this state, film 7
The film thickness is, for example, about 35,001 mm.

以上のようにして素子間分離を行った後、目的とする半
導体集積回路装置の製造工程に従って工程を進め、半導
体集積回路装置を充放させる。
After performing the isolation between elements as described above, the steps are performed according to the manufacturing process of the target semiconductor integrated circuit device, and the semiconductor integrated circuit device is charged.

る。Ru.

以上のように、この実施例によれば、選択酸化を行う前
にあらかじめ熱処理による固相成長により多結晶Si膜
3の結晶粒3aの粒径を5μm程度に大きくしているの
で、フィールドSin、膜7のバーズビーク部に多結晶
Si膜3の結晶粒3aが未酸化のまま埋め込まれことが
防止され、このため多結晶Si膜3のドライエツチング
の前に行うライトエツチングは従来のように過剰に行う
必要がなくなる。従って、選択酸化によりフィールド5
iOz膜7をあらかじめ厚く形成しておく必要がなくな
るので、従来に比べてバーズビーク長を小さくすること
ができるとともに、選択酸化時にバーズビーク部の周辺
に生じる応力を低減することができることにより結晶欠
陥の発生を抑えることができる。
As described above, according to this embodiment, the grain size of the crystal grains 3a of the polycrystalline Si film 3 is increased to about 5 μm by solid phase growth through heat treatment before performing selective oxidation. The crystal grains 3a of the polycrystalline Si film 3 are prevented from being buried in the bird's beak portion of the film 7 without being oxidized, and therefore the light etching performed before the dry etching of the polycrystalline Si film 3 is not performed excessively as in the conventional method. There is no need to do so. Therefore, by selective oxidation, field 5
Since it is no longer necessary to form the iOz film 7 thickly in advance, the bird's beak length can be made smaller than before, and the stress generated around the bird's beak portion during selective oxidation can be reduced, thereby reducing the occurrence of crystal defects. can be suppressed.

この実施例による選択酸化法は、高集積密度の半導体集
積回路装置の素子間分離を行う場合に好適であり、例え
ばMO5LSI、バイポーラ−CMO3LSI、バイポ
ーラLSIなどの各種の半導体装置の製造への応用が可
能である。より具体的には、この実施例による選択酸化
法は、例えば1MビットのスタティックRA M (R
andom AccessMemory)の製造に適用
することが可能である。
The selective oxidation method according to this embodiment is suitable for performing isolation between elements of a semiconductor integrated circuit device with high integration density, and can be applied to manufacturing various semiconductor devices such as MO5LSI, bipolar-CMO3LSI, and bipolar LSI. It is possible. More specifically, the selective oxidation method according to this embodiment is applied to, for example, a 1M bit static RAM (R
andom AccessMemory).

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.

例えば、多結晶Si膜3を非晶質化するためのイオン種
としてはSi゛以外のものを用いることも可能である。
For example, it is also possible to use ion species other than Si' to make the polycrystalline Si film 3 amorphous.

また、固相成長のための熱処理の条件(雰囲気、温度、
時間)も必要に応じて適宜選定することが可能である。
Also, heat treatment conditions for solid phase growth (atmosphere, temperature,
time) can also be selected as appropriate.

さらに、多結晶Si膜3の結晶粒径を大きくするための
方法は、必ずしも上述の実施例で述べた方法に限定され
るものではなく、他の方法を用いることも可能である。
Furthermore, the method for increasing the crystal grain size of the polycrystalline Si film 3 is not necessarily limited to the method described in the above embodiment, and other methods may also be used.

また、5iO1膜2、多結晶St膜3.5int膜4及
び5izN4膜5の膜厚は上述の実施例において述べた
数値に限定されるものでないことは言うまでもなく、必
要に応じて適宜選定することが可能である。
It goes without saying that the film thicknesses of the 5iO1 film 2, the polycrystalline St film 3.5int film 4, and the 5izN4 film 5 are not limited to the values described in the above embodiments, and may be appropriately selected as necessary. is possible.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、熱処理を行うこ
とにより多結晶半導体膜の結晶粒径を0゜5〜10μm
としているので、選択酸化により形成される酸化膜のバ
ーズビーク部に多結晶半導体膜の結晶粒が未酸化のまま
埋め込まれることが防止され、このため多結晶半導体膜
のドライエツチングの前に行うライトエツチングを過剰
に行う必要がなくなる。これによって、選択酸化により
酸化膜をあらかじめ厚く形成しておく必要がなくなるの
で、この酸化膜のバーズビーク長を小さくすることがで
きるとともに、選択酸化時にバーズビーク部の周辺に生
じる応力を低減することができる。
As explained above, according to the present invention, the crystal grain size of the polycrystalline semiconductor film is reduced to 0°5 to 10 μm by heat treatment.
This prevents the crystal grains of the polycrystalline semiconductor film from being buried unoxidized in the bird's beak part of the oxide film formed by selective oxidation. There is no need to overdo it. This eliminates the need to previously form a thick oxide film through selective oxidation, making it possible to reduce the bird's beak length of this oxide film and reducing stress generated around the bird's beak during selective oxidation. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図A〜第1図Fは本発明の一実施例による半導体装
置の製造方法を工程順に説明するための断面図、第2図
A〜第2図Cは従来の選択酸化法を工程順に説明するた
めの断面図である。 図面における主要な符号の説明 1:Si基板、 2,4 :5iO=膜、 3:多結晶
Si膜、 3a:結晶粒、 7:フイールドSin。 膜。
1A to 1F are cross-sectional views for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention in order of steps, and FIGS. 2A to 2C are sectional views for explaining a conventional selective oxidation method in order of steps. It is a sectional view for explanation. Explanation of main symbols in the drawings 1: Si substrate, 2,4: 5iO=film, 3: Polycrystalline Si film, 3a: Crystal grain, 7: Field Sin. film.

Claims (1)

【特許請求の範囲】 半導体基板を選択的に酸化するようにした半導体装置の
製造方法において、 上記半導体基板上に第1の半導体酸化膜、多結晶半導体
膜、第2の半導体酸化膜及び耐酸化膜を順次形成する工
程と、 上記耐酸化膜、上記第2の半導体酸化膜及び上記多結晶
半導体膜の膜厚方向の少なくとも一部を選択的に除去す
る工程と、 熱処理を行うことにより上記多結晶半導体膜の結晶粒径
を0.5〜10μmとする工程とを具備することを特徴
とする半導体装置の製造方法。
[Claims] A method of manufacturing a semiconductor device in which a semiconductor substrate is selectively oxidized, wherein a first semiconductor oxide film, a polycrystalline semiconductor film, a second semiconductor oxide film, and an oxidation-resistant film are provided on the semiconductor substrate. a step of sequentially forming films, a step of selectively removing at least a portion of the oxidation-resistant film, the second semiconductor oxide film, and the polycrystalline semiconductor film in the film thickness direction; A method for manufacturing a semiconductor device, comprising a step of adjusting the crystal grain size of a crystalline semiconductor film to 0.5 to 10 μm.
JP16858789A 1989-06-30 1989-06-30 Method for manufacturing semiconductor device Expired - Fee Related JP2822211B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16858789A JP2822211B2 (en) 1989-06-30 1989-06-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16858789A JP2822211B2 (en) 1989-06-30 1989-06-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0334425A true JPH0334425A (en) 1991-02-14
JP2822211B2 JP2822211B2 (en) 1998-11-11

Family

ID=15870824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16858789A Expired - Fee Related JP2822211B2 (en) 1989-06-30 1989-06-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2822211B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574764A (en) * 1990-10-24 1993-03-26 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPH0684890A (en) * 1991-12-03 1994-03-25 American Teleph & Telegr Co <Att> Manufacture of semiconductor integrated circuit
US5707889A (en) * 1993-08-12 1998-01-13 Motorola Inc. Process for forming field isolation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574764A (en) * 1990-10-24 1993-03-26 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPH0684890A (en) * 1991-12-03 1994-03-25 American Teleph & Telegr Co <Att> Manufacture of semiconductor integrated circuit
US5707889A (en) * 1993-08-12 1998-01-13 Motorola Inc. Process for forming field isolation

Also Published As

Publication number Publication date
JP2822211B2 (en) 1998-11-11

Similar Documents

Publication Publication Date Title
JPS6359251B2 (en)
JP2802600B2 (en) Method for manufacturing semiconductor device
JPH03145730A (en) Manufacture of ic semiconductor device
JPH0628282B2 (en) Method for manufacturing semiconductor device
JPH0334425A (en) Manufacture of semiconductor device
JPS59165434A (en) Manufacture of semiconductor device
JP2788889B2 (en) Separation forming method in semiconductor device
JPH0268930A (en) Manufacture of semiconductor device
JPS6213047A (en) Manufacture of semiconductor device
KR0140658B1 (en) Manufacture of element isolation for semiconductor integrated circuit device
JPH0316150A (en) Manufacture of semiconductor element
JPH02142117A (en) Manufacture of semiconductor integrated circuit
JP3042804B2 (en) Element isolation method and semiconductor device
JPS58213444A (en) Manufacture of semiconductor device
JP2929603B2 (en) Semiconductor device manufacturing method and laser beam processing apparatus
JPS6116530A (en) Manufacture of semiconductor device
JPH04105346A (en) Manufacture of semiconductor device
JPH1167684A (en) Semiconductor device and its manufacture
JPH04267336A (en) Manufacture of semiconductor device
JPS61276343A (en) Manufacture of semiconductor device
JPH03156956A (en) Manufacture of semiconductor device
JPS63312632A (en) Manufacture of semiconductor device
JPH0582514A (en) Manufacture of semiconductor device
JP2570493B2 (en) Method for manufacturing semiconductor device
JPH02132830A (en) Selective oxidation

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees