JPH01204224A - 半導体レーザ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、光メモリ装置の光学ヘッドに用いられるＬＤ
Ｄ動回路に関する。

［従来の技術］ 従来のＬＤＤ動回路の例としては、例えば第２図に示す
ようなものがある。

基準電圧設定回路１（第２図１８）で情報再生時のＬＤ
出力を設定する。また基準電圧設定回路２（第２図１９
）の出力を基準電圧設定回路１の出力に加えることによ
り、情報の記録及び消去時のＬＤ出力を設定する。

ＬＤは基準電圧設定回路で決められた電圧によって制御
されるＬＤ駆動電流ドライブ回路（第２図２２）によっ
て駆動される。記録時には記録データに対応するパルス
光を発生するために、パルス電流駆動回路（第２図１１
）によってＬＤ駆動電流ドライブ回路の出力電流をパル
ス変調する。

また一般に、ＬＤＤ動回路はＬＤがその周囲温度の変動
によフで出力が変動するのを抑制するため、自動光出力
制御（オートパワーコントロール；以下ＡＰＣという）
の機能を有している。

ここでＡＰＣの構成としては、ＬＤ出力をＰＤで検出し
、その出力なＩ−Ｖ変換回路（第２図１５）によってＩ
−Ｖ変換した後ローパスフィルタ（第２図２３）を通過
させＬＤ出力を設定する基準電圧と比較し誤差信号を得
、増幅してＬＤ駆動電流ドライブ回路に出力する。

［発明が解決しようとする課題］ 一般に、ＡＰＣはＬＤ周囲温度の変化によるＬＤＤ力変
動を抑制するものであるから、フィードバックする信号
はローパスフィルタを通過させている。

しかし、このような従来技術では情報の再生あるいは消
去時にはＡＰＣは十分な機能を果たすものの、情報の記
録時にはＬＤの出力が変調されているためローパスフィ
ルタを通過して得られる信号はＬＤ出力を平均化したも
のととなり、ＬＤから出射される光パルスの振幅および
絶対値を正確に制御できない。そのため、高Ｓ／Ｎ比お
よび低誤り率を要求する高品質の光メモリ装置には対応
できないという問題点を有する。

そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは情報記録時のＬＤＤ射パルスの振
幅及び絶対値を正確に制御することの可能なＡＰＣを有
する光メモリの光学ヘッドのＬＤＤ動回路を提供するこ
とにある。

［問題点を解決するための手段］ 本発明の光メモリ装置の光学ヘッドに用いられるＬＤＤ
動回路は、 ａ）ＬＤＤ振開始電流に対応する電圧設定をする基準電
圧設定回路１、 ｂ）ＬＤＤ振開始電流を制御するＬＤ駆動電流ドライブ
回路１、 Ｃ）情報再生時のＬＤ出力を決定する電圧を設定する基
準電圧設定回路２、 ｄ）情報消去時のＬＤ出力を決定する電圧を設定する基
準電圧設定回路３、 ｅ）前記基準電圧設定回路１及び前記基準電圧設定回路
２の出力を加算する加算器、ｆ）前記ＬＤ駆動電流ドラ
イブ回路１に付加することによって情報の再生あるいは
消去に必要なレベルでＬＤを発振せしめるＬＤ駆動電流
ドライブ回路２、 ｇ）情報記録時のＬＤ出力を決定する電圧を設定する基
準電圧設定回路４、 ｈ）前記ＬＤ駆動電流ドライブ回路１および２に付加す
ることにより情報の記録に必要なレベルでＬＤを発振せ
しめるＬＤ駆駆動電流１ゼ４１ｉ）記録信号によりＬＤ
駆駆動電流１ゼ４１ｊ）ＬＤ出射光量をモニタするＰＤ
、 ｋ）ＰＤ出力を電圧出力に変換するＩ−Ｖ変換回路、 １）Ｉ−Ｖ変換回路出力をサンプル・ボトムホールド回
路を通過させ、この出力を情報の再生あるいは消去時の
基準電圧（前記加算器の出力）と比較して誤差信号を得
、ＬＤ駆駆動電流１ビ１ｍ）Ｉ−Ｖ変換回路出力をサン
プル・ピークボールド回路を通過させ、この出力を情報
記録時の基準電圧と比較して誤差信号を得、ＬＤ駆動電
流ドライブ回路３に出力する増幅回路２、から構成され
ることを特徴とする。

［実施例］ 第１図は、本発明による実施例を示す回路のブロック図
である。

以下このブロック図を基に機能を説明する。

まずこのＬＤＤ動回路を動作開始状態にすると基準電圧
設定回路１（第１図１）及びＬＤ駆駆動電流ドラ１回回
路１第１図９）が動作する。これによって光メモリ装置
が情報の再生、記録及び消去のいずれの状態であっても
基準電圧設定回路１で決定される電流が常時バイアス電
流として駆動される。このバイアス電流の大きさは、Ｌ
Ｄが発光し始めるＬＤＤ振開始電流と同じかそれより大
きく設定する。

次にまず再生時であるが、このときのＬＤ比出力基準電
圧設定回路２（第１図２）で設定される。

この出力は加算器（第１図６）に入力される。加算器へ
の基準電圧設定回路３（第１図３）からの入力は再生時
にはＯボルトとなるように制御する。

そのため加算器からの出力は基準電圧設定回路２からの
出力と等しくなる。つまり加算器の出力はＬＤＤ生出力
の基準電圧となる。この基準電圧と、ＬＤ比出力モニタ
するＰＤの出力電流をＩ−Ｖ変換回路（第１図１５）で
Ｉ−Ｖ変換した後にサンプル・ボトムホールド回路（第
１図１６）を通過させて得られる電圧信号を比較するこ
とによって誤差信号を得る。なお基準電圧と比較する信
号の大きさＶ．［ポル）］であるが、以下のように決め
られる。

ＡＰＣの構成はこの場合、基準値が加算器の出力Ｖｒｅ
ｚ［ポル）］で制御量がＬＤ出力ＰＬＤ［ワラ）］とな
っているので、ＡＰＣの精度をａ％、誤差信号をｅ［ポ
ルトコとすると、 ｅ　／　Ｖ　ｒｅｒ１＝　ａ　／　１　０　０　　・・
・　（１）ｅ　　”　　Ｖ　　ｒ　。■　−　■　８　
　　　　　　　　・　　・　　争　　（　２　）が成り
立つ。　（１）に（２）を代入すると（３）を得る。

Ｖ＝”　（１−ａ／１　００）Ｖ，、ｒｔ　　（３）Ａ
ＰＣの設計段階で、精度ａ％と基準値■、。「１［ボル
ト］を決定するので基準値と比較する信号Ｖ．［ポル）
］は（３）によって一意的に決定される。またＬＤの効
率をη［ワット／アンペア］とすると、ＬＤ駆駆動電流
１ビ１７１図１０）の出力Ｉ２は、 １２＝ＰＬＤ／η　・・・（４） を満たす。なお再生時はパルス電流駆動回路（第１図１
１）とＬＤ駆動電流ドライブ回路３（第１図１２）は作
動しない。

次に消去時であるが、このとき加算器には基準電圧設定
回路２及び３ともに出力するから加算器の出力はこれら
を加えた値になる。基準電圧設定回路２、３の出力をそ
れぞれＶ２＋　　Ｖ３とすると（１）〜（３）のＶ　ｒ
ｅｆｌが Ｖ　ｒ　ｅ　ｒ　ｓ　＝　Ｖ　２　＋　Ｖ　３となって
いる以外は再生時と同じ動作をする。

（ちなみに再生時は、Ｖ　ｒ　ｅ　ｌ　Ｉ　”　Ｖ　２
となっている。）最後に記録時であるが、このときは基
準電圧設定回路３から加算器への出力はなく、加算器の
出力■，。「１は、 Ｖｒｅｒ＋＝Ｖ２ となっている。記録時はＬＤはパルス発振しているわけ
であるがパルスのロー・レベルを上記Ｖ　ｒ　６目で設
定する。ＬＤ比出力ＰＤでモニタしｌ−Ｖ変換した後に
ＬＤＤ射パルス幅に比較して十分小さいアクライジョン
タイムに設計されたサンプル・ボトムホールド回路を通
過させることによってパルスのロー・レベルをモニタす
る。この値は再生時の■。と同じ式で与えられる。一方
、パルスのハイ・レベルであるが（尚記録時はパルス電
流駆動回路及びＬＤ駆動電流ドライブ回路３も動作して
いる）、これは基準電圧設定回路４（第１図４）の出力
■４で設定する。ＬＤ比出力ＰＤでモニタし１−Ｖ変換
した後にＬＤＤ射パルス幅に比較して十分小さいアクラ
イジョンタイムに設計されたサンプル・ピークボールド
回路（第１図１７）を通過させることによってパルスの
ハイ・レベルをモニタする。この値Ｖｂは（３）を導い
たのと同様にして、 Ｖｂ”　（ｌ　　　ａ／　１００）　　Ｖｒ−１２（５
）で決定されることがわかる。尚Ｖｒｅｒ２：Ｖ４であ
る。

Ｖｂを基準電圧■、。ｆ２と比較することによって誤差
信号を得る。これをＬＤＤ動電流ドライブ３に出力する
。ＬＤＤ動電流ドライブ２および３の出力をそれぞれＩ
２、Ｉ３とすると ■２＋　Ｉ　３＝：　Ｐ　ＬＤ／η　　　（６）を満た
す。

このようにＡＰＣにサンプル・ボトムホールド回路とサ
ンプル・ピークホールド回路をもちいることにより、再
生・消去時はもとより記録時もＬＤ発振パルスのハイレ
ベルとローレベルを正確に制御することができる。

また必要ならば、記録時のローレベルを設定する電圧Ｖ
、。目は再生時と等しくなくてもよい。尚、本発明の構
成は消去を行わないライトワンスの光メモリにも適用で
きることは明らかなので、あえて具体的な説明は付加し
ない。

［発明の効果］ 以上述べたように本発明によれば、情報記録時のＬＤＤ
射パルスの振幅及び絶対値を正確に制御することが可能
になり、書き込みパワーを最適値に設定することができ
、かつ読み出し時の信号のジッタ量が少なくディスク回
転数の増大、最短ピット長の短縮にも対応できる。この
ようにして高Ｓ／Ｎ比および低誤り率の高品質光メモリ
装置を得ることができる。また、ＬＤの駆動電流が書き
込み時にも正確に制御されるのでＬＤがダメージを受け
にくく、装置の信頼性が向上する。

【図面の簡単な説明】

第１図は、本発明による実施例を示すＬＤ駆駆動回路ブ
ロク９図 第２図は、従来のＬＤＤ動回路を示す回路ブロック図。 以上 出願人　セイコーエプソン株式会社

Claims (1)

1. 【特許請求の範囲】 光メモリ装置の光学ヘッドに用いられる半導体レーザ（
   以下ＬＤとする）のコントロール回路において、 ａ）ＬＤ発振開始電流に対応する電圧設定をする基準電
   圧設定回路１、 ｂ）ＬＤ発振開始電流を制御するＬＤ駆動電流ドライブ
   回路１、 ｃ）情報再生時のＬＤ出力を決定する電圧を設定する基
   準電圧設定回路２、 ｄ）情報消去時のＬＤ出力を決定する電圧を設定する基
   準電圧設定回路３、 ｅ）前記基準電圧設定回路１及び前記基準電圧設定回路
   ２の出力を加算する加算回路、 ｆ）前記ＬＤ駆動電流ドライブ回路１に付加することに
   よって情報の再生あるいは消去に必要なレベルでＬＤを
   発振せしめるＬＤ駆動電流ドライブ回路２、 ｇ）情報記録時のＬＤ出力を決定する電圧を設定する基
   準電圧設定回路４、 ｈ）前記ＬＤ駆動電流ドライブ回路１および２に付加す
   ることにより情報の記録に必要なレベルでＬＤを発振せ
   しめるＬＤ駆動電流ドライブ回路３、 ｉ）記録信号によりＬＤ駆動電流ドライブ回路３の出力
   をパルス変調するパルス電流駆動回路、ｊ）ＬＤ出射光
   量をモニタするホトダイオード（以下ＰＤとする）、 ｋ）ＰＤ出力を電圧出力に変換するＩ−Ｖ変換回路、 ｌ）Ｉ−Ｖ変換回路出力をサンプル・ボトムホールド回
   路を通過させ、この出力を情報の再生あるいは消去時の
   基準電圧（前記加算回路の出力）と比較して誤差信号を
   得、ＬＤ駆動電流ドライブ回路２に出力する増幅回路１
   、 ｍ）Ｉ−Ｖ変換回路出力をサンプル・ピークホールド回
   路を通過させ、この出力を情報記録時の基準電圧と比較
   して誤差信号を得、ＬＤ駆動電流ドライブ回路３に出力
   する増幅回路２、 から構成されることを特徴とする半導体レーザ駆動回路
   。