JPH01202854A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH01202854A JPH01202854A JP63026512A JP2651288A JPH01202854A JP H01202854 A JPH01202854 A JP H01202854A JP 63026512 A JP63026512 A JP 63026512A JP 2651288 A JP2651288 A JP 2651288A JP H01202854 A JPH01202854 A JP H01202854A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- polysilicon resistor
- polysilicon resistors
- resistor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体基板上の絶縁膜（例えばシリコン酸化膜）内にポ
リシリコン抵抗をそなえた半導体集積装置に関し、 該ポリシリコン抵抗の発熱による温度上昇を抑制するこ
とを目的とし、 該ポリシリコン抵抗の抵抗値に影響しない部分において
該ポリシリコン抵抗の領域を延長させ、あるいは該ポリ
シリコン抵抗の一部を半導体基板と接触させ更に該ポリ
シリコン抵抗と半導体基板間に逆バイアス電圧が印加さ
れるように構成される。
リシリコン抵抗をそなえた半導体集積装置に関し、 該ポリシリコン抵抗の発熱による温度上昇を抑制するこ
とを目的とし、 該ポリシリコン抵抗の抵抗値に影響しない部分において
該ポリシリコン抵抗の領域を延長させ、あるいは該ポリ
シリコン抵抗の一部を半導体基板と接触させ更に該ポリ
シリコン抵抗と半導体基板間に逆バイアス電圧が印加さ
れるように構成される。
本発明は半導体基板上の絶縁膜（例えばシリコン酸化膜
）内にポリシリコン抵抗をそなえた半導体集積装置に関
する。
）内にポリシリコン抵抗をそなえた半導体集積装置に関
する。
一般にＬＳＩなどの回路素子としての抵抗を通常の拡散
抵抗として半導体基板内に形成した場合には、該抵抗と
該基板との間の寄生容量が大となって、該ＬＳＩの高速
化に支障をきたすようになる。
抵抗として半導体基板内に形成した場合には、該抵抗と
該基板との間の寄生容量が大となって、該ＬＳＩの高速
化に支障をきたすようになる。
したがって該ＬＳＩなどの高速化のために、その抵抗素
子として、半導体基板上の絶縁膜内に形成されるポリシ
リコンが用いられ、それによって該寄生容量の低減がは
かられている。
子として、半導体基板上の絶縁膜内に形成されるポリシ
リコンが用いられ、それによって該寄生容量の低減がは
かられている。
第４図（ａ）・（ｂ）は、かかるポリシリコン抵抗３を
そなえた従来技術としての半導体集積装置を例示するも
ので、１はシリコン基板、２は該シリコン基板上に該ポ
リシリコン抵抗を囲むように形成されたシリコン酸化膜
、３１は該ポリシリコン抵抗３に対する配線用のコンタ
クト窓を示している。
そなえた従来技術としての半導体集積装置を例示するも
ので、１はシリコン基板、２は該シリコン基板上に該ポ
リシリコン抵抗を囲むように形成されたシリコン酸化膜
、３１は該ポリシリコン抵抗３に対する配線用のコンタ
クト窓を示している。
しかしながら、上記ポリシリコン抵抗３は、その周りを
熱伝導率の小さい絶縁膜、例えばシリコン酸化膜２で囲
まれているため、その導通時に該ポリシリコン抵抗３で
発生する熱の逃げ場がなく該ポリシリコン抵抗の温度上
昇を生じ、そのために該ポリシリコン抵抗の抵抗値が変
化したり、該ポリシリコン抵抗自体が変形するなどの問
題を生ずる。
熱伝導率の小さい絶縁膜、例えばシリコン酸化膜２で囲
まれているため、その導通時に該ポリシリコン抵抗３で
発生する熱の逃げ場がなく該ポリシリコン抵抗の温度上
昇を生じ、そのために該ポリシリコン抵抗の抵抗値が変
化したり、該ポリシリコン抵抗自体が変形するなどの問
題を生ずる。
本発明はかかる課題を解決するためになされたもので、
上記寄生容量の低減をはかりつつ該ポリシリコン抵抗の
発熱による温度上昇を抑制し、その抵抗値のずれや変形
などを防止したものである。
上記寄生容量の低減をはかりつつ該ポリシリコン抵抗の
発熱による温度上昇を抑制し、その抵抗値のずれや変形
などを防止したものである。
かかる課題を解決するために本発明によれば、絶縁膜で
囲まれたポリシリコン抵抗の抵抗値に影響しない部分に
おいて、該ポリシリコン抵抗の領域を延長させ、あるい
は該ポリシリコン抵抗の一部を半導体基板と接触させ更
に該ポリシリコン抵抗と半導体基板間に逆バイアス電圧
が印加される半導体集積装置が提供される。
囲まれたポリシリコン抵抗の抵抗値に影響しない部分に
おいて、該ポリシリコン抵抗の領域を延長させ、あるい
は該ポリシリコン抵抗の一部を半導体基板と接触させ更
に該ポリシリコン抵抗と半導体基板間に逆バイアス電圧
が印加される半導体集積装置が提供される。
上記構成によれば、該ポリシリコン抵抗の抵抗値と無関
係にその表面積を大きくして該ポリシリコン抵抗の放熱
面積を増加させ、あるいは該ポリシリコン抵抗の一部を
直接半導体基板と熱的に接触させることにより、該ポリ
シリコン抵抗から、熱伝導率の大きい半導体基板への放
熱を容易にし、該ポリシリコン抵抗の温度上昇を抑制す
ることができる。
係にその表面積を大きくして該ポリシリコン抵抗の放熱
面積を増加させ、あるいは該ポリシリコン抵抗の一部を
直接半導体基板と熱的に接触させることにより、該ポリ
シリコン抵抗から、熱伝導率の大きい半導体基板への放
熱を容易にし、該ポリシリコン抵抗の温度上昇を抑制す
ることができる。
第１図（ａ）および（ｂ）は本発明の１実施例としての
半導体集積装置に用いられるポリシリコン抵抗３の構成
を例示する平面図であって、これらのポリシリコン抵抗
３には、その実現したい抵抗値に影響しない部分（すな
わち第１図（ａ）の場合は領域３２、また第１図（ｂ）
の場合は領域３３）において、該ポリシリコン抵抗の面
積が延長増大されている。なお３１は上述したように該
ポリシリコン抵抗３に対する配線用のコンタクト部を示
している。
半導体集積装置に用いられるポリシリコン抵抗３の構成
を例示する平面図であって、これらのポリシリコン抵抗
３には、その実現したい抵抗値に影響しない部分（すな
わち第１図（ａ）の場合は領域３２、また第１図（ｂ）
の場合は領域３３）において、該ポリシリコン抵抗の面
積が延長増大されている。なお３１は上述したように該
ポリシリコン抵抗３に対する配線用のコンタクト部を示
している。
また第２図は、本発明の他の実施例としての半導体集積
装置を示すもので、該第２図に示される装置においては
、該ポリシリコン抵抗３の一部３４が熱伝導率の大きい
半導体基板１と直接接触するように形成されている。こ
の場合、該ポリシリコン抵抗３と該半導体基板１との間
での電気的導通を生じないように該半導体基板１がＮ型
基板である場合には該ポリシリコン抵抗３をＰ型のポリ
シリコンで形成し、これらの間に所定の逆バイアス電圧
（−例としてＥＣＬ回路用の場合には、該基板電圧を例
えばＯＶとする。）が印加される。
装置を示すもので、該第２図に示される装置においては
、該ポリシリコン抵抗３の一部３４が熱伝導率の大きい
半導体基板１と直接接触するように形成されている。こ
の場合、該ポリシリコン抵抗３と該半導体基板１との間
での電気的導通を生じないように該半導体基板１がＮ型
基板である場合には該ポリシリコン抵抗３をＰ型のポリ
シリコンで形成し、これらの間に所定の逆バイアス電圧
（−例としてＥＣＬ回路用の場合には、該基板電圧を例
えばＯＶとする。）が印加される。
一方、該半導体基板がＰ型基板である場合には該ポリシ
リコン抵抗３をＮ型のポリシリコンで形成し、同様にし
て所定の逆バイアス電圧（−例としてＥＣＬ回路用の場
合には、該基板電圧を例えば−５，２Ｖとする。）が印
加される。
リコン抵抗３をＮ型のポリシリコンで形成し、同様にし
て所定の逆バイアス電圧（−例としてＥＣＬ回路用の場
合には、該基板電圧を例えば−５，２Ｖとする。）が印
加される。
第３図（ａ）・（ｂ）は、本発明の更に他の実施例とし
ての半導体集積装置を示すもので、該第３図に示される
ポリシリコン抵抗３は、その抵抗値に影響しない部分３
３においてその面積が延長増大されるとともに、該ポリ
シリコン抵抗の一部３４が該半導体基板１と直接接触す
るようにされる。
ての半導体集積装置を示すもので、該第３図に示される
ポリシリコン抵抗３は、その抵抗値に影響しない部分３
３においてその面積が延長増大されるとともに、該ポリ
シリコン抵抗の一部３４が該半導体基板１と直接接触す
るようにされる。
ここで該半導体基板がＮ型であるかＰ型であるかに応じ
て、該ポリシリコン抵抗をＰ型あるいはＮ型のポリシリ
コンで形成し、これらの間に所定の逆バイアス電圧が印
加されるようにすることは上記第２図の場合と同様であ
る。
て、該ポリシリコン抵抗をＰ型あるいはＮ型のポリシリ
コンで形成し、これらの間に所定の逆バイアス電圧が印
加されるようにすることは上記第２図の場合と同様であ
る。
本発明によれば、ポリシリコン抵抗における抵抗値に影
響しない部分の表面積を増加することにより、あるいは
該ポリシリコン抵抗の一部を半導体基板と熱的に接触さ
せることにより、あるいは更にこれらの構成を組合せる
ことにより、該ポリシリコン抵抗からの放熱効率を向上
させ、その温度上昇を抑制することができ、したがって
その抵抗値のずれや該ポリシリコン抵抗の変形などをも
防止することができる。
響しない部分の表面積を増加することにより、あるいは
該ポリシリコン抵抗の一部を半導体基板と熱的に接触さ
せることにより、あるいは更にこれらの構成を組合せる
ことにより、該ポリシリコン抵抗からの放熱効率を向上
させ、その温度上昇を抑制することができ、したがって
その抵抗値のずれや該ポリシリコン抵抗の変形などをも
防止することができる。
第１図（ａ） 、（ｂ）は本発明の１実施例としての半
導体集積装置に用いられるポリシリコン抵抗の形状を例
示する平面図、 第２図は、本発明の他の実施例として半導体集積装置の
構成を示す断面図、 第３図（ａ） 、 （ｂ） は、それぞれ本発明の更に
他の実施例としての半導体集積装置の横断面および縦断
面図、 第４図（ａ） 、（ｂ）は、それぞれ従来技術とじての
半導体集積装置を例示する横断面および縦断面図である
。 （符号の説明） に半導体基板、 ２：絶縁膜、 ３：ポリシリコン抵抗、 ３１：抵抗３の配線用コンタクト部、 ３２ 、３３ ：抵抗３の延長部、 ３４：抵抗３と基板１との接触部。
導体集積装置に用いられるポリシリコン抵抗の形状を例
示する平面図、 第２図は、本発明の他の実施例として半導体集積装置の
構成を示す断面図、 第３図（ａ） 、 （ｂ） は、それぞれ本発明の更に
他の実施例としての半導体集積装置の横断面および縦断
面図、 第４図（ａ） 、（ｂ）は、それぞれ従来技術とじての
半導体集積装置を例示する横断面および縦断面図である
。 （符号の説明） に半導体基板、 ２：絶縁膜、 ３：ポリシリコン抵抗、 ３１：抵抗３の配線用コンタクト部、 ３２ 、３３ ：抵抗３の延長部、 ３４：抵抗３と基板１との接触部。
Claims (1)
- 【特許請求の範囲】 １、絶縁膜で囲まれたポリシリコン抵抗をそなえ、該ポ
リシリコン抵抗の抵抗値に影響しない部分において、該
ポリシリコン抵抗の領域を延長させたことを特徴とする
半導体集積装置。 ２、絶縁膜で囲まれたポリシリコン抵抗の一部を半導体
基板と接触させ、該ポリシリコン抵抗と半導体基板間に
逆バイアス電圧が印加されることを特徴とする半導体集
積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026512A JPH01202854A (ja) | 1988-02-09 | 1988-02-09 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026512A JPH01202854A (ja) | 1988-02-09 | 1988-02-09 | 半導体集積装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202854A true JPH01202854A (ja) | 1989-08-15 |
Family
ID=12195530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63026512A Pending JPH01202854A (ja) | 1988-02-09 | 1988-02-09 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171657A (ja) * | 1989-11-29 | 1991-07-25 | Fujitsu Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298763A (ja) * | 1985-10-25 | 1987-05-08 | Nec Corp | 多結晶シリコン抵抗体 |
| JPH01149451A (ja) * | 1987-12-04 | 1989-06-12 | Rohm Co Ltd | Ｃｍｏｓの入力段ゲートの保護装置 |
-
1988
- 1988-02-09 JP JP63026512A patent/JPH01202854A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298763A (ja) * | 1985-10-25 | 1987-05-08 | Nec Corp | 多結晶シリコン抵抗体 |
| JPH01149451A (ja) * | 1987-12-04 | 1989-06-12 | Rohm Co Ltd | Ｃｍｏｓの入力段ゲートの保護装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03171657A (ja) * | 1989-11-29 | 1991-07-25 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041043B2 (ja) | パワーｍｏｓｆｅｔトランジスタ回路 | |
| US6774450B2 (en) | Semiconductor device with thermoelectric heat dissipating element | |
| JP2776149B2 (ja) | 半導体集積回路 | |
| JPH01214048A (ja) | 半導体集積装置 | |
| JPH01202854A (ja) | 半導体集積装置 | |
| JPH11214598A (ja) | 大規模集積回路（ｌｓｉ）チップの冷却方法 | |
| JPH03171657A (ja) | 半導体装置 | |
| JP2504498B2 (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP2727910B2 (ja) | 半導体集積回路装置 | |
| TWI360241B (en) | Chip with thermoelectric function | |
| JPH01196157A (ja) | 半導体装置 | |
| JPS62108567A (ja) | 半導体集積回路装置 | |
| JPH0241868Y2 (ja) | ||
| JP2982435B2 (ja) | 抵抗器 | |
| JPH04177871A (ja) | 半導体集積回路 | |
| JP3830871B2 (ja) | 静電放電保護素子 | |
| JPS60123053A (ja) | 半導体装置 | |
| KR20020080234A (ko) | 반도체장치 | |
| JP2868194B2 (ja) | 半導体装置における放熱構造 | |
| JPH0555476A (ja) | 半導体集積回路 | |
| JPS6231149A (ja) | 半導体集積回路装置 | |
| US3586921A (en) | High speed diffusion-type transistor | |
| JPS62277768A (ja) | 保護回路 | |
| JPH04269847A (ja) | 半導体装置 |