JPH01202068A - シエーデイング補正装置 - Google Patents
シエーデイング補正装置Info
- Publication number
- JPH01202068A JPH01202068A JP63025783A JP2578388A JPH01202068A JP H01202068 A JPH01202068 A JP H01202068A JP 63025783 A JP63025783 A JP 63025783A JP 2578388 A JP2578388 A JP 2578388A JP H01202068 A JPH01202068 A JP H01202068A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- storage means
- shading
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003705 background correction Methods 0.000 claims description 9
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシェーディング補正装置に係り、特に平面走査
形のファクシミリ装置におけるシェープインク補正装置
に関するものである。
形のファクシミリ装置におけるシェープインク補正装置
に関するものである。
一般にＣＯＤのような１次元イメージセンサを用いた平
面走査形のファクシミリ装置では、原稿を螢光灯のよう
な棒状光源で一様に照射し、原画の走査部からの光をＣ
ＣＤの受光面にレンズで結像し、ＣＯＤの自己走査によ
って原画の白に対して高レベル、黒に対して低レベルの
画信号を得ている。
面走査形のファクシミリ装置では、原稿を螢光灯のよう
な棒状光源で一様に照射し、原画の走査部からの光をＣ
ＣＤの受光面にレンズで結像し、ＣＯＤの自己走査によ
って原画の白に対して高レベル、黒に対して低レベルの
画信号を得ている。
この場合、白濃度に対する走査線ごとの画信号の包絡線
は光学系の特性から中央部のレベルが高く、周辺部のレ
ベルが低くなることはよく知られている。これが、いわ
ゆる、シェーディング現象である。そして、画信号から
シェーディングの影響を除去することは、良好な再生画
像を得るために極めて重要なことである。
は光学系の特性から中央部のレベルが高く、周辺部のレ
ベルが低くなることはよく知られている。これが、いわ
ゆる、シェーディング現象である。そして、画信号から
シェーディングの影響を除去することは、良好な再生画
像を得るために極めて重要なことである。
従来のシェーディング補正装置の一例を第３図に示し説
明する。
明する。
図において、２１はＣＣＤ、２２はこのＣＣＤ２１の出
力を入力とするＡ／Ｄ変換器、２３はＲＡＭ、２４はこ
のＲＡＭ２３の出力を入力とするＲＯＭ、２５はセレク
タ、２６は乗算器、２７は補正画データが得られる出力
端子である。
力を入力とするＡ／Ｄ変換器、２３はＲＡＭ、２４はこ
のＲＡＭ２３の出力を入力とするＲＯＭ、２５はセレク
タ、２６は乗算器、２７は補正画データが得られる出力
端子である。
つぎに動作について説明する。
まず、反射原画の場合には、基準白プレートからの反射
光をＣＣＤ２１にて受光し、そのＣＣＤ２１の自己走査
によって１走査線に対応する画信号を得て、これを画素
データごとにＡ／Ｄ変換器２２にて多値符号化したデー
タを基準白信号としてＲＡＭ２３に格コ納しておき、原
画を走査して得られる画（言号の周期に同期して読み出
す。
光をＣＣＤ２１にて受光し、そのＣＣＤ２１の自己走査
によって１走査線に対応する画信号を得て、これを画素
データごとにＡ／Ｄ変換器２２にて多値符号化したデー
タを基準白信号としてＲＡＭ２３に格コ納しておき、原
画を走査して得られる画（言号の周期に同期して読み出
す。
また、フィルムのような透過原画の場合には、フィルム
のベース濃度例えば、Ｘ線フィルムでは０２程度の影響
を除くため、ＮＤフィルタをＣＣＤ２１の前に挿入する
か、または未露光のフィルムを現像処理したものを基準
原画として、上記と同様に基準白信号を得ている。画デ
ータ送出時は、セレクタ２５をｂ側に切替える。そして
、読出された基準白信号をアドレスとして、予め所定の
補正データを格納したＲＯＭ２４から補正データを読出
し、補正データに１１」を加えた値と画信号との乗算を
乗算器２６で行って補正画データを出力端子２Ｔに得る
。
のベース濃度例えば、Ｘ線フィルムでは０２程度の影響
を除くため、ＮＤフィルタをＣＣＤ２１の前に挿入する
か、または未露光のフィルムを現像処理したものを基準
原画として、上記と同様に基準白信号を得ている。画デ
ータ送出時は、セレクタ２５をｂ側に切替える。そして
、読出された基準白信号をアドレスとして、予め所定の
補正データを格納したＲＯＭ２４から補正データを読出
し、補正データに１１」を加えた値と画信号との乗算を
乗算器２６で行って補正画データを出力端子２Ｔに得る
。
ここで、ＲＯＭ２４に格納する補正データはアドレス１
から１／２の範囲に対して、アドレス値とデータ値とが
逆数の関係をもつように設定される。
から１／２の範囲に対して、アドレス値とデータ値とが
逆数の関係をもつように設定される。
−例を示すと、ＲＯＭのアドレス値とデータ値との関係
を示す説明図である第４図に示すように、アドレスが８
ビツトの場合はアドレス値の（２５５）ｌ。
を示す説明図である第４図に示すように、アドレスが８
ビツトの場合はアドレス値の（２５５）ｌ。
から（１２８）ｔｏに対して、データ値が（０）＋ｏか
ら（２５５）ｌｏまでの逆数の関係をもっている。この
第４図において、Ａはアドレス値を示し、ＤＡは補正デ
ータを示す。
ら（２５５）ｌｏまでの逆数の関係をもっている。この
第４図において、Ａはアドレス値を示し、ＤＡは補正デ
ータを示す。
このように補正データを設定することによって、補正白
信号のレベルをシェーデイング量の範囲に対し、常に一
定の値にすることができるので、シェーディングの補正
を行い得る。
信号のレベルをシェーデイング量の範囲に対し、常に一
定の値にすることができるので、シェーディングの補正
を行い得る。
一方、中間調画像読取装置においては、上述したような
原稿反射率に比例した方式（透過率も同じなので、これ
からは反射率比例方式にて説明する）ばかりでなく、原
稿濃度に比例した信号として扱うことがある。この方式
の場合は、ログ変換を行う必要がある。このとき、０変
換後に、アドレスとデータの関係がログ特性となってい
るＲＯＭを挿入し、これをルックアップテーブルとして
使用する方式がある。ただし、この方式では濃度分解能
を濃度比例方式信号を直接ビット分解する方式と同等に
・しようとすると、Ａ／Ｄ変換器に要求されるビット数
が極端に多くなり実用的でない。
原稿反射率に比例した方式（透過率も同じなので、これ
からは反射率比例方式にて説明する）ばかりでなく、原
稿濃度に比例した信号として扱うことがある。この方式
の場合は、ログ変換を行う必要がある。このとき、０変
換後に、アドレスとデータの関係がログ特性となってい
るＲＯＭを挿入し、これをルックアップテーブルとして
使用する方式がある。ただし、この方式では濃度分解能
を濃度比例方式信号を直接ビット分解する方式と同等に
・しようとすると、Ａ／Ｄ変換器に要求されるビット数
が極端に多くなり実用的でない。
そのため、Ａ／Ｄ変換器の前段にアナログ方式のログ変
換器を接続し、Ａ／Ｄ変換する方式がある。
換器を接続し、Ａ／Ｄ変換する方式がある。
上述した第３図に示すようなシェーディング補正装置で
は、アナログログ方式の対応が不可能になるという課題
があった。これは、反射率比例方式の場合は乗算で良い
が、ログ特性の場合は加算となるからである。
は、アナログログ方式の対応が不可能になるという課題
があった。これは、反射率比例方式の場合は乗算で良い
が、ログ特性の場合は加算となるからである。
本発明のシェーディング補正装置は、主走査に対応する
画素データごとにＡ／Ｄ変換器により多値符号化された
基準白信号を格納する第１の記憶手段と、この第１の記
憶手段から主走査に同期して読出される上記基準白信号
の出力データをアドレスとして予め格納しかつアドレス
値の所定の範囲でそのアドレス値とデータ値とが逆数の
関係をもつ補正データを出力する第２の記憶手段とを備
え、かつ上記Ａ／Ｄ変換器の前段に乗算型Ｄ／Ａ変換器
を有し、この乗算型Ｄ／Ａ変換器のディジタル入力を上
記第２の記憶手段の出力信号で制御することにより画信
号のシェーディングを補正するものである。
画素データごとにＡ／Ｄ変換器により多値符号化された
基準白信号を格納する第１の記憶手段と、この第１の記
憶手段から主走査に同期して読出される上記基準白信号
の出力データをアドレスとして予め格納しかつアドレス
値の所定の範囲でそのアドレス値とデータ値とが逆数の
関係をもつ補正データを出力する第２の記憶手段とを備
え、かつ上記Ａ／Ｄ変換器の前段に乗算型Ｄ／Ａ変換器
を有し、この乗算型Ｄ／Ａ変換器のディジタル入力を上
記第２の記憶手段の出力信号で制御することにより画信
号のシェーディングを補正するものである。
本発明においては、Ａ／Ｄ変換器の前段に乗算型Ｄ／Ａ
変換器を挿入しシェーディング補正を行う。
変換器を挿入しシェーディング補正を行う。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるシェーディング補正装置の一実施
例を示すブロック図である。
例を示すブロック図である。
図において、１はＣＣＤ、 ２は乗算ＷＤ／Ａ変換器、
３は増幅器、４はＡ／Ｄ変換器、５はＲＡＭで、このＲ
ＡＭ５は主走査に対応する画素データごとにＡ／Ｄ変換
器４により多値符号化された基準白信号を格納する第１
の記憶手段を構成している。６はＲＯＭで、このＲＯＭ
６は第１の記憶手段から主走査に同期して読出される上
記基準白信号の出力データをアドレスとして予め格納し
かつアドレス値の所定の範囲でそのアドレス値とデータ
値とが逆数の関係をもつ補正データを出力する第２の記
憶手段を構成している。７，８はセレクタ、９はディジ
タル画データ出力端子である。
３は増幅器、４はＡ／Ｄ変換器、５はＲＡＭで、このＲ
ＡＭ５は主走査に対応する画素データごとにＡ／Ｄ変換
器４により多値符号化された基準白信号を格納する第１
の記憶手段を構成している。６はＲＯＭで、このＲＯＭ
６は第１の記憶手段から主走査に同期して読出される上
記基準白信号の出力データをアドレスとして予め格納し
かつアドレス値の所定の範囲でそのアドレス値とデータ
値とが逆数の関係をもつ補正データを出力する第２の記
憶手段を構成している。７，８はセレクタ、９はディジ
タル画データ出力端子である。
そして、Ａ／Ｄ変換器４の前段に乗算型Ｄ／Ａ変換器２
を有し、その乗算型Ｄ／Ａ変換器２のディジタル入力を
上記第２の記憶手段の出力信号で制御することにより画
信号のシェーディングを補正するように構成されている
。
を有し、その乗算型Ｄ／Ａ変換器２のディジタル入力を
上記第２の記憶手段の出力信号で制御することにより画
信号のシェーディングを補正するように構成されている
。
つぎにこの第１図に示す実施例の動作を説明する。
まず、ＣＣＤ １で読取られた基準白プレート（反射原
稿の場合）からの１走査線に対する基準白信号は乗算型
Ｄ／Ａ変換器２に入力される。この乗算型Ｄ／Ａ変換器
２は、そのアナログ入力信号をＶｌ＋アナログ出力信号
をｖ２とし、ディジタル入力信号をｍビットとすると、 ただし、ｘｌ＝１または０ （ｎ＝１〜ｍ） で示される。このとき、ＭＳＢのディジタル入力信号Ｘ
ｍを例えば”１”としておくと、アナログ出きる。そし
て、乗算型Ｄ／Ａ変換器２のアナログ出力信号ｖ２は増
幅器３にて例えば２倍に増幅される。このようにするこ
とにより、増幅器３のアナログ出力信号ｖ３は乗算型Ｄ
／Ａ変換器２のディジタル入力信号を制御することによ
り、ｖ１〜２・つぎに、１走査線に対応する基準白信号
は、画素データごとにＡ／Ｄ変換器４でｎビットに多値
符号化される。以下、この実施例ではｎ＝８ビツト（２
５６レベル）に多値符号化する場合で説明する。
稿の場合）からの１走査線に対する基準白信号は乗算型
Ｄ／Ａ変換器２に入力される。この乗算型Ｄ／Ａ変換器
２は、そのアナログ入力信号をＶｌ＋アナログ出力信号
をｖ２とし、ディジタル入力信号をｍビットとすると、 ただし、ｘｌ＝１または０ （ｎ＝１〜ｍ） で示される。このとき、ＭＳＢのディジタル入力信号Ｘ
ｍを例えば”１”としておくと、アナログ出きる。そし
て、乗算型Ｄ／Ａ変換器２のアナログ出力信号ｖ２は増
幅器３にて例えば２倍に増幅される。このようにするこ
とにより、増幅器３のアナログ出力信号ｖ３は乗算型Ｄ
／Ａ変換器２のディジタル入力信号を制御することによ
り、ｖ１〜２・つぎに、１走査線に対応する基準白信号
は、画素データごとにＡ／Ｄ変換器４でｎビットに多値
符号化される。以下、この実施例ではｎ＝８ビツト（２
５６レベル）に多値符号化する場合で説明する。
また、乗算型Ｄ／Ａ変換器２のディジタル入力は９ビツ
トとして説明する。
トとして説明する。
基準白プレートの読取時はセレクタ７およびセレクタ８
はａ側に切替えられている。このとき、乗算型Ｄ／Ａ変
換器２のディジタル入力はＭＳＢのみ１”であり、その
他は“Ｏ″なので、Ａ／Ｄ変換器４０入力信号（増幅器
３の出力信号）Ｖ３はｖ３＝ｖ１となるため、基準白信
号は増幅度１でＡ／Ｄ変換器４に入力され、その出力の
それぞれが８ビツトの画素データで形成される基準白信
号はＲＡＭ５に書込まれる。ここで、このＲＡＭ５への
基準白信号の書込みは原稿の読取りごとに行ってもよく
、まだ、原画の白濃度が大幅に変わった場合にのみ行っ
てもよい。
はａ側に切替えられている。このとき、乗算型Ｄ／Ａ変
換器２のディジタル入力はＭＳＢのみ１”であり、その
他は“Ｏ″なので、Ａ／Ｄ変換器４０入力信号（増幅器
３の出力信号）Ｖ３はｖ３＝ｖ１となるため、基準白信
号は増幅度１でＡ／Ｄ変換器４に入力され、その出力の
それぞれが８ビツトの画素データで形成される基準白信
号はＲＡＭ５に書込まれる。ここで、このＲＡＭ５への
基準白信号の書込みは原稿の読取りごとに行ってもよく
、まだ、原画の白濃度が大幅に変わった場合にのみ行っ
てもよい。
そして、両信号を走査するときは、セレクタ７およびセ
レクタ８をｂ側に切替え、その主走査の周期に同期して
ＲＡＭ５に格納した基準白信号を読出しＲＯＭ６に供給
する。
レクタ８をｂ側に切替え、その主走査の周期に同期して
ＲＡＭ５に格納した基準白信号を読出しＲＯＭ６に供給
する。
ここで、ＲＯＭ６には予め第４図に示す前述したアドレ
ス値とデータ値との関係を有する補正データＤＡが格納
されていて、ＲＡＭ５からの８ビツトの出力データをア
ドレスとして８ビツトの補正データＤＡが読出される。
ス値とデータ値との関係を有する補正データＤＡが格納
されていて、ＲＡＭ５からの８ビツトの出力データをア
ドレスとして８ビツトの補正データＤＡが読出される。
この補正データＤＡの値は、アドレス偉人が１０進法で
１２８＜Ａ≦２５５ のとき下記（１）式で与えられる
。
１２８＜Ａ≦２５５ のとき下記（１）式で与えられる
。
ＤＡ ＝ （−７−−１） Ｘ ２５６ ・・
・φ・（１）また、０≦Ａ≦１２７のときは、ＤＡ ＝
２５５になる。
・φ・（１）また、０≦Ａ≦１２７のときは、ＤＡ ＝
２５５になる。
そして、補正データＤＡは、乗算型Ｄ／Ａ変換器２のデ
ィジタル入力端子にそれぞれ供給される。
ィジタル入力端子にそれぞれ供給される。
別にＭＳＢ入力端子にはハイレベルが供給される。
−例を示すと、基準白信号の値が（１２８）ｓｏのとき
はＲＯＭ６へのアドレス値Ａも（１２８） ｔｏとなる
ので、ＲＯＭ６から読出される補正データＤＡの値は（
１）式から（２５４）ｉｏになる。よって、ディジタル
画データ出力端子９の補正白信号Ｗの値は下記（２）式
のように与えられる。
はＲＯＭ６へのアドレス値Ａも（１２８） ｔｏとなる
ので、ＲＯＭ６から読出される補正データＤＡの値は（
１）式から（２５４）ｉｏになる。よって、ディジタル
画データ出力端子９の補正白信号Ｗの値は下記（２）式
のように与えられる。
そして、乗算結果はアドレス値、すなわち、基準白信号
の値が（１２８） １ｏから（２５５） ｔｏの範囲で
は、常に（２５５）ｉｏになるので、シェーデイング量
がその範囲内であれば、シェーディングの補正を行うこ
とができる。
の値が（１２８） １ｏから（２５５） ｔｏの範囲で
は、常に（２５５）ｉｏになるので、シェーデイング量
がその範囲内であれば、シェーディングの補正を行うこ
とができる。
第２図は本発明の他の実施例を示すブロック図である。
この第２図において第１図と同一符号のものは相当部分
を示し、１０は乗算ＷＤ／Ａ変換器２の出力を入力とす
るアナログＬＯＧ変換器、１１は増幅器３の出力とアナ
ログＬＯＧ変換器１０の出力を切替えるアナログスイッ
チで、このアナログスイッチ１１は基準白信号をＲＡＭ
５に書込むときはａ側に切替えられ、画信号を走査する
ときはｂ側に切替えられる。
を示し、１０は乗算ＷＤ／Ａ変換器２の出力を入力とす
るアナログＬＯＧ変換器、１１は増幅器３の出力とアナ
ログＬＯＧ変換器１０の出力を切替えるアナログスイッ
チで、このアナログスイッチ１１は基準白信号をＲＡＭ
５に書込むときはａ側に切替えられ、画信号を走査する
ときはｂ側に切替えられる。
以上説明したように本発明は、Ａ／Ｄ変換器の前段に乗
算型Ｄ／Ａ変換器を挿入しシェーディング補正を行なう
ために、例えば、第２図に示すようなアナログＬＯＧ変
換器を接続した装置においても機能する効果がある。
算型Ｄ／Ａ変換器を挿入しシェーディング補正を行なう
ために、例えば、第２図に示すようなアナログＬＯＧ変
換器を接続した装置においても機能する効果がある。
第１図は本発明によるシェーディング補正装置の一実施
例を示すブロック図、第２図は本発明の他の実施例を示
すブロック図、第３図は従来の７エーデイング補正装置
の一例を示すブロック図、第４図はＲＯＭのアドレス値
とデータ値との関係を示す説明図である。
例を示すブロック図、第２図は本発明の他の実施例を示
すブロック図、第３図は従来の７エーデイング補正装置
の一例を示すブロック図、第４図はＲＯＭのアドレス値
とデータ値との関係を示す説明図である。
Claims (1)
- 主走査に対応する画素データごとにＡ／Ｄ変換器により
多値符号化された基準白信号を格納する第１の記憶手段
と、この第１の記憶手段から主走査に同期して読出され
る前記基準白信号の出力データをアドレスとして予め格
納しかつアドレス値の所定の範囲で該アドレス値とデー
タ値とが逆数の関係をもつ補正データを出力する第２の
記憶手段とを備え、かつ前記Ａ／Ｄ変換器の前段に乗算
型Ｄ／Ａ変換器を有し、この乗算型Ｄ／Ａ変換器のディ
ジタル入力を前記第２の記憶手段の出力信号で制御する
ことにより画信号のシェーディングを補正することを特
徴とするシェーディング補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025783A JPH01202068A (ja) | 1988-02-08 | 1988-02-08 | シエーデイング補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025783A JPH01202068A (ja) | 1988-02-08 | 1988-02-08 | シエーデイング補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202068A true JPH01202068A (ja) | 1989-08-15 |
Family
ID=12175431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025783A Pending JPH01202068A (ja) | 1988-02-08 | 1988-02-08 | シエーデイング補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202068A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123361A (ja) * | 1984-11-20 | 1986-06-11 | Matsushita Electric Ind Co Ltd | 画像読取装置 |
| JPS62249567A (ja) * | 1986-04-23 | 1987-10-30 | Matsushita Graphic Commun Syst Inc | シエ−デイング補正回路 |
| JPS6326079A (ja) * | 1986-07-18 | 1988-02-03 | Fuji Xerox Co Ltd | 原稿読取り装置 |
-
1988
- 1988-02-08 JP JP63025783A patent/JPH01202068A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123361A (ja) * | 1984-11-20 | 1986-06-11 | Matsushita Electric Ind Co Ltd | 画像読取装置 |
| JPS62249567A (ja) * | 1986-04-23 | 1987-10-30 | Matsushita Graphic Commun Syst Inc | シエ−デイング補正回路 |
| JPS6326079A (ja) * | 1986-07-18 | 1988-02-03 | Fuji Xerox Co Ltd | 原稿読取り装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60100867A (ja) | 画像走査装置 | |
| US6181444B1 (en) | Image reading apparatus and information storing medium used therefor | |
| JPH01202068A (ja) | シエーデイング補正装置 | |
| JP2832089B2 (ja) | 画像処理装置 | |
| JPH0341876A (ja) | 画像信号補正方法 | |
| JPH03247165A (ja) | 画像処理装置 | |
| JPS63228882A (ja) | 画像信号処理方式 | |
| JPS617773A (ja) | シエ−デイング補正装置 | |
| JP3165800B2 (ja) | 画像処理装置 | |
| JP3184684B2 (ja) | 画像読み取り装置 | |
| JPS60254876A (ja) | シエ−デイング補正装置 | |
| KR930007983B1 (ko) | 이미지 프로세서를 이용한 고계조 중간조 화상처리 시스템 | |
| EP0496619B1 (en) | Image processing machine | |
| JPH0425283A (ja) | 画像読み取り装置 | |
| JPH0965125A (ja) | 画像データ処理装置 | |
| KR930006834B1 (ko) | 팩시밀리에서의 전송원고 화상 데이타 처리방법 | |
| KR940010476B1 (ko) | 모사전송기의 화상 의사계조 처리장치 | |
| JPH0556227A (ja) | 自動レベル補正装置 | |
| JPH0477175A (ja) | 原稿読取装置 | |
| JPH02148974A (ja) | 原稿読取装置 | |
| JPH022348B2 (ja) | ||
| KR950002386A (ko) | 화상의 세이딩(Shading) 보정 처리장치 | |
| JPS63269679A (ja) | 画像読取り装置 | |
| JPH047973A (ja) | 画像読み取り装置 | |
| JPS64867B2 (ja) |