JPH01196650A - チヤネル・アダプタ制御装置 - Google Patents

チヤネル・アダプタ制御装置

Info

Publication number
JPH01196650A
JPH01196650A JP29037688A JP29037688A JPH01196650A JP H01196650 A JPH01196650 A JP H01196650A JP 29037688 A JP29037688 A JP 29037688A JP 29037688 A JP29037688 A JP 29037688A JP H01196650 A JPH01196650 A JP H01196650A
Authority
JP
Japan
Prior art keywords
line
channel adapter
channel
adapter
service processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29037688A
Other languages
English (en)
Inventor
Leroy Serge
セルジユ・ルロア
Pierre Ann
アン・ピエール
Jean-Claude Robbe
ジヤン‐クロード・ロブ
Pierre Vachee
ピエール・ヴァシェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01196650A publication Critical patent/JPH01196650A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、任意のデータ処理装置に設けられるチャネル
・アダプタの状況を遠隔制御するための装置に関し、こ
の装置はシステムの無人動作モードを可能にする。
B6開示の概要 チャネル・アダプタ(40)を介して少なくとも1台の
ホスト・システムに接続された中央制御装置(30)と
、中央制御装置に接続され、また入出力バス(104)
を介して少なくとも1台の操作卓に接続された、プログ
ラムを実行するマイクロプロセッサを含むサービス・プ
ロセッサ(44)とから成る、チャネル・アダプタ制御
機構を組み込んだデータ処理システム。
上記機構は、入出力バス(104)に接続され、1台の
操作卓またはマイクロプロセッサ・プログラムから出さ
れたコマンドに応答して、マイクロプロセッサがチャネ
ル・アダプタの所望の状況を示すビット構成を書き込ま
せるレジスタ手段を含むサービス・プロセッサ・インタ
ーフェース手段(78)、及び レジスタ手段から読み取られたビット構成をチャネル・
アダプタに供給して、これにより、それぞれのチャネル
・アダプタをビット構成によって示される所望の状況に
セントさせるための制御手段(80,112)を備えて
いる。(第1図)C0従来技術 IBM3725または3720通信制御装置等の通信制
御装置は、操作具が電源系統及びサービス・プロセッサ
とのインターフェースを制御し、チャネル・アダプタを
使用可能または使用禁止にするために必要なスイッチ及
びインジケータを含む操作盤を備えている。別に電源系
統の故障を追跡するためのスイッチが設けられている。
これらのスイッチは通常は機械カバーの裏側にあって、
客先の操作員は触れることはできない。
これらのシステムは、遠隔操作することができず、チャ
ネル・アダプタの状況を制御するため操作員がついてい
る必要があるという重大な欠点をもつ。さらに、操作盤
は故障し易いスイッチ及び関連の電子回路を含む。1個
のチャネル・アダプタの動作に影響を及ぼすだけの故障
を修理するために、操作盤の交換が必要であり、このた
め、その時間中他のチャネル・アダプタの動作が妨げら
れる。
D0問題点を解決するための手段 本発明の目的は、任意のデータ処理システムに組み込ま
れる簡単な装置、さらに詳細には、チャネル・アダプタ
を遠隔制御するため通信制御装置に組み込まれる装置を
提供することである。
本発明のもう1つの目的は、チャネル・アダプタ及びサ
ービス・プロセッサの同時保守機能を提供する上記装置
を提供することであり、この同時保守機能は、本発明を
組み込んだシステムの可用性を増大させる。
本発明による機構は、チャネル・アダプタ(40)を介
して少なくとも1台のホスト・システムに接続された中
央制御装置(30)と、プログラムを実行するマイクロ
プロセッサを含み、中央制御装置に接続され、また入出
力バス(104)を介して少なくとも1台の操作盤に接
続されたサービス・プロセッサ(44)とから成るデー
タ処理システムで使用される。この機構はチャネル・ア
ダプタ状況を制御し、 入出力バス(104)に接続され、1台の操作盤または
マイクロプロセッサ・プログラムから出されたコマンド
に応答して、マイクロプロセッサがチャネル・アダプタ
の所望の状況を示すビット構成を古き込ませる第1のレ
ジスタ手段を含む、第1のインターフェース手段(78
)、及びレジスタ手段から読み取られたビット構成をチ
ャネル・アダプタに供給して、それぞれのチャネル・ア
ダプタをビット構成によって示される所望の状況にセッ
トさせるための制御手段(80,112)を備えている
本発明の好ましい実施例によれば、第1のレジスタ手段
は、各チャネル・アダプタに関連する1個のラッチを含
む第1のレジスタ(226)を備え、各ラッチは、チャ
ネル・アダプタの所望の使用可能/使用禁止状況を示す
ビット構成の1ビツトに応答して、関連するチャネル・
アダプタの所望の状況によって決まる状態にセットされ
、以ってチャネル・アダプタをホストに接続し、または
ホストから切り離すことができる。
さらに、第1のレジスタ手段は、各チャネル・アダプタ
に関連する1個のラッチを含む第2のレジスタ(228
)を備え、各ラッチは、チャネル・アダプタの所望のリ
セット状況を示すビット構成の関連するチャネル・アダ
プタに対応する1ビツトに応答して、チャネル・アダプ
タのリセットが望まれていることを示す状態にセットさ
れる。
第1のレジスタ手段はまた、操作盤からまたはマイクロ
プロセッサ・プログラムを介して送られた、すべてのチ
ャネル・アダプタの全体的リセットを要求するリセット
制御ビットに応答して、この要求を示す状態にセットさ
れる少なくとも1つのラッチを含む、第3のレジスタ(
230)を備えている。
第1のインターフェース手段は、 チャネル・アダプタが、それらの状態を示すビット構成
を書き込ませるための第2のレジスタ手段(232)を
備え、上記機構は、 入出力バスを介してサービス・プロセッサに送られ、サ
ービス・プロセッサから接続された1台の操作盤にチャ
ネル・アダプタ状況の表示として供給される、第2のレ
ジスタ手段に書き込まれたビット構成をもたらすための
感知手段(80,112)を備えている。
E、実施例 IBM3725通信制御装置等の従来技術のシステムは
、ローカル操作卓と、制御装置のサービス・プロセッサ
である保守及びオペレータ・サブシステム(Moss)
に接続された操作盤を備えている。
第4図に示すように、操作盤は幾つかのスイッチとイン
ジケータ・ランプを備えている。スイッチは、チャネル
・アダプタの使用可能/使用禁止状況を制御するため、
操作員が作動させなければならない。さらに、サービス
・プロセッサ操作卓もスイッチを備えており、操作盤ス
イッチの作動前にそれらのスイッチの状況を検査しなけ
ればならない。操作卓スイッチが正しい状況にあるとす
ると、電源投入及び初期設定の手順は、電源制御スイッ
チ11をセットし、機能選択スイッチをセットシ、電源
スィッチ13を押すことである。関連する電源ランプが
オンのとき、チャネル・アダプタ・スイッチエないし1
0を用いてチャネル・アダプタを使用可能にすることが
できる。すべてのチャネル・アダプタが使用禁止にされ
たとき、使用禁止ランプが点灯する。
スイッチの作動に応答する論理回路を含む回路カードが
操作盤の裏側に設けられている。第2図は、使用可能制
御信号をチャネル・アダプタに送るために関連するチャ
ネル・アダプタ・スイッチが作動されるとき、ラッチ2
0がセットされることを概略的に示す。第2図はまた、
すべてのチャネル・アダプタが使用禁止にされるとき、
使用禁止ランプ13が点灯されることを示す。
通信制御装置環境における傾向は、テレプロセシング(
TP)回線の接続性及びテレプロセシング速度を増大さ
せる方向に向かっている。したがって、制御装置を多数
の中央処理装置またはホストに接続するために、多数の
チャネル・アダプタが必要となる。
本発明による装置は、サービス・プロセッサに接続され
た任意の操作卓から、通信制御装置ユーザへのチャネル
の接続を完全に制御することにより、管理の複雑さを解
決する。
第3図は、本発明を組み込んだ通信制御装置のブロック
・ダイアグラムである。
制御装置は、通信TP回線32とホスト・システム34
の間での情報交換を管理するためにネットワーク制御プ
ログラム(NCP)を実行する、中央制御装置(CCU
)30を備えている。データ端末装置(図示せず)に接
続されたTP回線32は、伝送サブシステムTS836
及びバス38を介して中央制御装置(30)に接続され
ている。
ホスト・システム34は、チャネル・アダプタ(CA)
40及びバス42を介して中央制御装置30に接続され
ている。制御装置が最大限n個のホスト・システムに接
続することができるものとすると、側御装置はn個のチ
ャネル・アダプタCA−1ないしCA−n(第3図)を
備えている。
本発明の好ましい適用例では、nは16に等しく選ばれ
る。
保守オペレータ・サービス・プロセッサ(MO83)4
4は制御装置の初期設定及び保守動作を実行する。この
サービス・プロセラf(Moss)44はバス46を介
して中央制御装置(CCU)30に接続され、バス50
を介して操作卓48に接続される。
本発明によれば、サービス・プロセッサは、IBM31
61型の複数の操作卓に、接続することができる。第3
図には3つの操作卓を示す。すなわち、バス54を介し
てサービス・プロセッサに直接接続されたローカル操作
卓52と、モデム60、交換ネットワーク62、モデム
64及びバス66ヲ介してサービス・プロセッサに接続
された遠隔操作卓58と、モデム70、交換ネットワー
ク62、モデム72及びバス74を介してサービス・プ
ロセッサに接続された、遠隔サポート・サイトにある遠
隔操作卓68である。
操作卓の任意の1つからチャネル・アダプタを動作させ
るため、本発明による機構を、サービス・プロセッサと
チャネル・アダプタの間のインターフェースに設ける。
この機構はまた、サービス・プロセッサがコマンドをチ
ャネル・アダプタに自動的に送ることを可能にする。た
とえば、チャネル・アダプタの1つが正しく動作してい
ないことを中央制御装置が検出したとき、この機構をホ
ストから切り殖させるエラー警報をチャネル・アダプタ
に送るようサービス・プロセッサに要求する。
そのために、サービス・プロセッサは、チャネル・アダ
プタ制御バス80及び割込みバス82を介してチャネル
・アダプタに接続されたMo5s/CAインターフエー
ス・アダプタ78を備えている。
次に、第1図を参照しながらサービス・プロセッサ44
のブロック・ダイアグラムについて説明する。サービス
・プロセッサ44は、メモリ102に記憶されたプログ
ラムまたはマイクロコードを実行するマイクロプロセッ
サ100を含む。
マイクロプロセッサ100は、バス104及びアダプタ
108.110.78を介して外部装置、すなわち、中
央制御装置、大容量ディスク記憶装置106及びチャネ
ル・アダプタ40と接続している。
Mo5sプロセツサ100はまた、藻作盤48に接続さ
れ、さらに操作卓アダプタ114.116及び118を
介して操作卓52.58及び68に接続されている。
本発明の機構は、Mo5s/CAインターフエース・ア
ダプタ78と、インターフェース・バス80及び82を
介してアダプタ78に接続されたCAインターフェース
112とで実施される。MO3S/CAインターフェー
ス78は全CA使用禁止信号を線114上に発生させ、
この信号は操作盤に供給される。本発明の機構を使用す
ると、操作盤はもはや通信ユーザ/客先によって使用さ
れず、保守要員の介入を必要とするハードウェア故障の
場合にのみ使用される。
CA/ホスト・インターフェースを第1図の120に示
す。
バス80及び82を含む線を第5図に示す。
本発明を組み込んだ通信制御装置は、16個のチャネル
・アダプタCA−1ないしCA−16を有すると仮定す
るが、この数は当業者により容易に任意の数に変更する
ことができる。
各チャネル・アダプタ(CA)ごとに3木の線が設けら
れる。これらの線は、数字の後にそれらが接続されるチ
ャネル・アダプタを示す添字をつけて示す。
操作卓の制御下でサービス・プロセッサを介して活動化
されて、チャネル・アダプタを使用可能にする使用許可
線200と、使用可能にされたチャネル・アダプタによ
って活動化される使用可能線202と、操作卓の制御下
でサービス・プロセッサを介してまたはサービス・プロ
セッサによって自動的に活動化されて、チャネル・アダ
プタをリセットさせるリセット線204である。使用許
可活動コマンドを用いて、チャネル・アダプタをホスト
に接続する。
2木の線は各チャネル・アダプタに共通である。
それは、操作卓の制御下でサービス・プロセッサを介し
てまたはサービス・プロセッサによって自動的に活動化
されて、すべてのチャネル・アダプタを一度にリセット
させ、電源投入手順をシミュレートする電源投入リセッ
ト(FOR)線206と、MO8S/CSインターフェ
ース・アダプタ78によって活動化されて、線200及
び204上に送られるコマンドの妥当性を検査する記憶
線(ストア線)208である。
本発明の好ましい実施例では、CA使用許可コマンドは
常に制御装置ユーザにとって使用可能である。ローカル
操作卓では、操作卓が電源投入されるや否や、これらの
コマンドを入力するためのメニューが操作卓の画面に表
示される。遠隔操作卓では、このメニューにアクセスす
るためにログ・オン手順が必要なことがある。他のコマ
ンド、すなわち、CAリセット・コマンド及び電源投入
リセット・コマンドは、前述のように、問題解決のため
保守要具のみが入力することができ、またはサービス・
プロセッサによって自動的に送られる。
電源投入リセット・コマンドを伴なわないCAリセット
・コマンドを使うと、チャネル・アダプタによって入出
力エラー警報がホストに送られる。
電源投入リセット・コマンドを伴なうCA IJ上セツ
トコマンドを使うと、すべてのチャネル・アダプタ・レ
ジスタがリセットされる。このことが必要になるのは、
制御装置の初期プログラム・ロード時である。
線200.204.206は、サービス・プロセッサ1
00からバス104上に出される、プログラムによって
開始されるコマンドPIOにより活動化される。使用許
可線200、リセット線204及びPOR線206は、
プログラム開始動作(P I O)書込みコマンドによ
って活動化され、使用可能情報はPIO読取りコマンド
を用いてサービス・プロセッサに送られる。
次に、Mo5s/CAインターフエース・アダプタにつ
いて第6図を参照しながら説明する。バス104はデー
タ線220及び制御線222を含む。本発明の好ましい
実施例では、16木のデータ線があり、これらのデータ
線によりサービス・プロセッサ100とアダプタ78の
間で2バイトを交換することができる。この交換は、制
御線222上のタグの制御下で通常の方法で行なわれる
と共に、後述するように制御論理回路224の制御下で
行なわれる。
アダプタ78は4個のレジスタ226.228.230
及び232を含む。サービス・プロセッサ100からバ
ス104上にどのコマンドが出されるかに応じて、マル
チプレクス論理回路234は、データ線220からのビ
ットをレジスタ226.228または230の1つに古
き込み、またはレジスタ232の内容をデータ線上に供
給して、サービス・プロセッサ100に送らせる。これ
らのレジスタの書込みまたは読取り動作は線上のクロッ
ク信号の制御下で行なわれる。
CA使用許可レジスタ226は16ビツト・レジスタで
あり、サービス・プロセッサは、ビット構成をこのレジ
スタにロードさせて、すべてのチャネル・アダプタまた
は選択されたチャネル・アダプタを使用可能にする。こ
のレジスタの各段の出力線は、CA使用許可線200の
うちの1本である。
CAリセット・レジスタ228は16ビツト・レジスタ
であり、サービス・プロセッサは、ビット構成をこのレ
ジスタにロードさせて、すべてのチャネル・アダプタま
たは選択されたチャネル・アダプタをリセットする。こ
のレジスタの各段の出力線は、CAリセット線204の
うちの1本である。
使用可能レジスタ232は16ビツト・レジスタであり
、サービス・プロセッサに送られる、チャネル・アダプ
タ状況を表わすビット構成をチャネル・アダプタからロ
ードされる。
FOR/記憶レジスタ230は、サービス・プロセッサ
によって選択値にセットされる少なくとも2ビツトを含
む。FORビットが1にセットされるとPOR線206
を活動化し、記憶ビットが1にセットされるとアダプタ
・インターフェース112内の使用許可信号またはリセ
ット信号の妥当性を検査する。
第6図には制御線222のうち4本の線240.242
.244及び246のみを示す。レジスタ226.22
8.230での書込み動作またはレジスタ232の読取
り動作を実行するため、プロセッサは線240上にIO
タグを立て、次に線242上にアドレス・タグ(TA)
を立てる。バス104は2バイト幅のバスである。Mo
5s/CAインターフエース・アダプタ78のアドレス
が、特定のレジスタ書込みまたは読取りコマンドと共に
、TA時にバス104上に送られる。アダプタ78はそ
のアドレスを認識し、 VH(有効半ワード)線246
を活動化する。VHタグを受は取ると、プロセッサ10
0はデータ・タグ(TD)線244を活動化し、選択さ
れたレジスタ226.228または230に訂き込まれ
るデータがデータ線220上に送られ、またはレジスタ
232の内容がデータ線220上に送られ、アダプタ7
8はVH線246を活動化する。
CA使使用可綿線2021ないし202−16はNOR
ゲート250に接続され、したがって、NORゲート2
50はいずれのチャネル・アダプタも使用可能にされて
いないとき、活動信号を線114上に供給する。
割込み要求レジスタ252が設けられており、割込み要
求線を介してサービス・プロセッサに割込みを要求する
アダプタによってロードされる。
話を簡単にするため、図には2木のそのような線254
−1及び254−2を示す。割込み線の数は本発明の特
定の適用例に応じて決まる。割込みレジスタ252は、
後で第7図を参照して説明するように、サービス・プロ
セッサによって読み取られる。
次に、回路224及び226について第7図を参照しな
がら説明する。
データ線220は、この図では2組の8データ線BO1
B1を含んでいる。アダプタ78のアドレスは線BO上
に送られ、コマンドは線Bl上に送られるものと仮定す
る。
IO線及びTA線はANDゲート300の入力に接続さ
れ、その出力は、プロセッサ100によって入出力(■
0)動作が要求されたとき、TA時にアドレス認識回路
302に供給され、バス220の線BO上のアドレスと
線304上のアダプタ78のハード・ワイヤド・アドレ
スを比較させる。
アドレス認識回路302は、一致が検出されたときその
出力線306を活動化させる。線306はANDゲート
308を条件づけし、ゲート308はVHパルス発生機
構310からVHパルスをORゲート312の一方の入
力に供給する。したがって、ORゲート312はVHパ
ルスを線246上に供給する。
、IBI上のアドレス及びコマンドから成る第1の半ワ
ードの第2バイトは、ANDゲート組立体316を介し
てコマンド復号回路314に供給され、組立体316は
アドレス認識回路302の出力線306によって条件づ
けられる。
VHパルスを受は取ると、プロセッサ100はTDタグ
を線244上に送り、TDタグは、線306上の活動信
号を条件として動作するANDゲート318の一方の入
力に供給される。したがって、TD時に、ANDゲート
318はその出力線320上に活動信号を供給する。
線°320はANDゲート322の一方の入力に接続さ
れ、ANDゲート322の他方の入力はVHパルス発生
機構310の出力線に接続されている。したがって、T
Dタグに応答して、VHパルスがプロセッサ100に送
られる。
TA時にバス220の線B1上に送られるコマンドは、
コマンド復号回路j14に供給され、回路314は、ど
のコマンドが認識されるかに応じて、その4本の出力線
324.326.328及び330のうちの1本を活動
化する。
線324は電源投入リセット・コマンドの復号時に活動
化され、線326はCAA用許可コマンドの復号時に活
動化され、線328はCAIJAット・コマンドの復号
時に活動化され、線330はCAA用可能感知コマンド
の復号時に活動化される。
ANDゲート318の出力320におけるTDパルスは
遅延回路332に供給され、線333上の遅延されたパ
ルスはANDゲート334に供給される。ANDゲート
334は、線326または328が活動化されるとき、
ORゲート336の出力線338上の活動信号を条件と
して動作する。
線340上のANDゲート334の出力における活動信
号は、レジスタ230内の記憶ラッチ342をセットす
る。線340上の信号がタイマー344をセットし、そ
の出力信号がラッチ342のリセット入力に供給される
。したがって、ラッチ342は記憶信号を線208上に
供給する。
線333はANDゲート346の一方の入力に接続され
、ANDゲート346は、電源没入リセット・コマンド
の復号時に線324が活動化されるとき動作する。AN
Dゲート346の出力における活動信号は、レジスタ2
30内のう゛フチ348をセットする。ANDゲート3
46の出力線上の活動信号はタイマー350をセットし
、タイマー350の出力信号はラッチ348をリセット
する。
したがって、ラッチ348は電源投入リセット制御信号
を線206上に供給する。
ANDゲート352及び354は、それぞれ線326及
び328が活動化されたときに動作して、線320上の
信号が活動状態のとき(TD時に)ゲート信号をそれら
の出力線356及び358上に供給する。
線356上のゲート信号はANDゲート組立体360及
び362を条件づけて、CA使用許可コマンドが復号さ
れるとき、バス220の線BO及びB1上のビットをレ
ジスタ226にゲートさせる。
線358上のゲート信号はANDゲート組立体364及
び366を条件づけて、CAリセット・コマンドが復号
されるとき、バス220の線BO及びB1上のビットを
レジスタ228にゲートさせる。
ANDゲート368は、線330が活動化されするとき
条件づけられて、線320上の信号が活動状態のとき(
TD’時に)、その出力線370上にゲート信号を供給
する。
線370上のこのゲート信号はANDゲート組立体37
2及び374を条件づけて、CA使用可能感知コマンド
が復号されるとき、レジスタ232の内容を線BO及び
B1上にゲートさせる。
割込みレジスタ252はアダプタからロードされ、その
内容は、入出力PIO動作が全く実行されないとき、す
なわち、■0タグが低レベルにあるとき、バス220の
線Bl上に送られる。したがって、反転IO線がORゲ
ート380に接続され、その出力信号がANDゲート組
立体382を条件づけて、ANDゲート組立体382に
レジスタ252の内容をバス220の線B1上にゲート
させる。サービス・プロセッサはしたがって、割込み要
求が保留されていることを知る。どのアダプタ78.1
08.114.116.118が割り込みを要求してい
るかを判定するため、サービス・プロセッサはバス10
4を介して割込みレジスタ読取りコマンドを送る。この
コマンドは、線384を活動化する回路314によって
復号される。この線は回路380により反転IO線とO
R演算されてANDゲート組立体382を条件づけて、
割込みレジスタの内容をバス220の線B1を介してゲ
ートさせる。
第8図は、本発明に従って各チャネル・アダプタCA−
iに接続されるインターフェース回路112−1を示す
この回路は、2つの極性保持ラッチ400及び402を
含み、それらのクロック入力は記憶線208に接続され
ている。ラッチ400のデータ入力はCA−i使用許可
線200−iに接続されている。線200−iはインバ
ータ404に接続され、その出力はORゲート405を
介してラッチ400のリセット入力に接続されている。
したがうて、ラッチ400の出力線406上の信号は、
使用許可/使用禁止制御信号であり、チャネル・アダプ
タ制御回路408に供給される。
電源投入リセット信号は回路408に接続されている。
ラッチ402のデータ入力はCA−iリセット線204
−iに接続されている。線204−iはインバータ41
0の入力に接続され、インバータ410のリセット入力
はラッチ402のリセット入力に接続されている。した
がって、ラッチ402の出力線412上の信号は、リセ
ット制御信号であり、チャネル・アダプタ制御回路40
8に供給される。
回路408はチャネル状況を線201−i上に供給する
。CA−i使用可能信号は、AND−OR組立体420
の出力線である線202−iからインターフェース78
に供給される。この組立体は2つのANDゲート422
及び424とORゲート426から成る。ANDゲート
422の入力線は記憶線208と使用許可/使用禁止線
406である。ANDゲート422の出力信号は、OR
ゲート426を介して線202−i上に供給される。
記憶線208はインバータ428に接続され、インバー
タ428の出力線はCA使使用可綿線2011と共にA
NDゲート424に接続されている。
このため、使用許可制御線の折返しテストが可能になり
、すなわち、線208及び200−iが強制的に1にさ
れたとき、CAA用可能線がANDゲート424によっ
て1にセットされることを意味する。通常の動作では、
その値は、線201−1上に示されるチャネル・アダプ
タ状況によって決まる。
さらに、ANDゲート430の入力線は線204−i及
び206に接続され、その出力線はORゲート405の
一方の入力に接続されている。したがって、ORゲート
405はANDゲート430の入力線上の信号が活動状
態のとき、ラッチ400をリセットさせる。このことは
、CAA用可能線の状況を制御することによっても検査
することができる。
ラッチ400及び402により、たとえサービス・プロ
セッサが停止した場合でも、動作可能な、チャネル・ア
ダプタの所望の状況を記録することが可能になる。
次に、操作卓で発生された信号をどのように使ってチャ
ネル・アダプタ/ホスト・インターフェース120が制
御されるかについて説明する。
説明の始めに述べたように、従来技術のシステムでは、
これらのインターフェースの制御は操作盤からスイッチ
を用いて行なわれる。本発明によれば、キーボード等の
コマンドを入力する手段と、表示装置等の入力されたコ
マンド及びチャネル・アダプタ状況を視覚化する手段と
を含む操作盤から制御が行なわれる。
操作卓キーボードから入力されたコマンドはサービス・
プロセッサ100に送られ、そこでスイッチの作動がシ
ミュレートされる。サービス・プロセッサは、シミュレ
ートされたスイッチの使用可能要求または使用禁止要求
の状況を記録し、サービス・プロセッサ100(第4図
)に接続されたディスクgztoeにそれらを保管する
。サービス・プロセッサはまた、前述のように、コマン
ドを解釈し、プログラム開始動作によって適当なピット
構成をデータ線220上に送る。
中央制御装置によって実行される制御プログラムの制御
下で、または故障のために、インターフェースの状況は
常に変化する可能性があるので、CA/Aスト・インタ
ーフェースが定期的に検査される。サービス・プロセッ
サ100を制御するマイクロコードのルーチンが、使用
可能CAレジスタの内容を読み取るため、規則的な時間
間隔で、たとえば1秒ごとに呼び出される。したがって
、チャネル・アダプタの使用可能状況/使用禁止状況が
操作卓の操作画面に表示される。
第9図は、メニュー駆動されたとき、操作卓の操作画面
に表示される情報を示す。すなわち、チャネル・アダプ
タ制御機能を開始し、実行するための機能キーが設けら
れている。
チャネル・アダプタ・インターフェースには、左の欄に
番号を付されている。
2番目の欄はrE/D変更要求」である。この欄は非保
護区域に先行する矢印を含み、非保護区域は、E及びD
としてキーボードから入力される使用許可コマンドまた
は使用禁止コマンドの捕捉専用である。矢印は、設置さ
れたチャネル・アダプタに対応して表示されるだけであ
り、この情報はサービス・プロセッサが知っている。
3番目の欄はrE/D要求」欄である。これは、サービ
ス・プロセッサ100に保管される、シミュレートされ
たスイッチの状況を示す。特定のCA/Aスト・インタ
ーフェースについて、シミュレートされたスイッチの状
況がD(使用禁止要求)であるものと仮定すると、矢印
の前方に入力された変更コマンドによりDがEに変更さ
れる。E変更コマンドは、処理されるとすぐ消滅する。
4番目の欄「インターフェース状況」は、MO8S/C
Aインターフェース・アダプタ内のレジスタ232の内
容から、設置されたインターフェースの状況を表示する
ことを可能にする。
構内操作卓では、操作卓が電源投入されたとき画面が表
示され、そのため従来技術のシステムの操作盤機能の代
わりにこれを使用することができる。サービス・プロセ
ッサが他のタスクに使用されるとき、この画面はいつで
も表示することができる。
遠隔操作卓では、このスクリーンにアクセスするために
ログオン手順が必要である。
システムを常に同じ状態で再始動するため、シミュレー
トされたスイッチの状況がディスク106に永久的に保
管され、初期プログラム・ロード時に、サービス・プロ
セッサの1機能により、これらのシミュレートされたス
イッチのこれらの状況がディスクからCA使用許可レジ
スタ226に自動的に送られる。
前述のように、保守要員はログオン手順を用いて他の機
能にアクセスできる。CAリセット・コマンド及び(ま
たは)電源投入要求コマンド、CA使用許可コマンドを
選択された状況に強制的にセットすることにより、サー
ビス・プロセッサ/チャネル・アダプタ・インターフェ
ースの検査を行なうことができる。このことは問題判定
処理の助けとなる。
F0発明の詳細 な説明したように本発明によれば、チャネル・アダプタ
を遠隔制御することが可能となり、データ処理システム
の可用性を高めることができる。
【図面の簡単な説明】
第1図は、本発明の実施例を示す図である。 第2図は第4図の操作盤の回路の概略図である。 第3図は、本発明を組み込んだ通信制御装置を示す図で
ある。 第4図は従来技術のシステムの操作盤を示す図である。 第5図は、本発明によるサービス・プロセッサとチャネ
ル・アダプタの間のインターフェースを示す図である。 第6図は、第5図の保守オペレータ・サブシステム(M
oss)/CAインターフェース・アダプタ78を示す
図である。 第7図は、第7A図と第7B図のつながりを示す図であ
る。 第7A図及び第7B図は第7図のように配列され、MO
8S/CAインターフェース・アダプタ78をさらに詳
細に示す図である。 第8図は第5図のチャネル・アダプタ・インターフェー
ス112を示す図である。 第9図は、従来技術のシステムの操作盤の代わりに操作
卓画面上に表示される情報を示す図である。 11・・・・電源制御スイッチ、13・・・・電源スィ
ッチ、30・・・・中央制御装置CCU132・・・・
通信TP回線、34・・・・ホスト・システム、36・
・・・伝送サブシステムTSS140・・・・チャネル
・アダプタCA、44・・・・保守オペレータ・サービ
ス・プロセッサMo5s、48・・・・操作盤、52・
・・・ローカル操作卓、58.68・・・・遠隔操作卓
、62・・・・交換ネットワーク、78・・・・MOS
 S/CAインターフェース・アダプタ。 第2品 第4[8 j・大ドケラ(へ)                
                 j入ト介少(へ)
壬?、イト3ト 画 11i1 第9n

Claims (1)

  1. 【特許請求の範囲】 チャネル・アダプタを介して少なくとも1つのホスト・
    システムに接続された中央制御装置と、入出力バスを介
    して上記中央制御装置及び少なくとも1つの操作卓に接
    続されたマイクロ・プロセッサを含むサービス・プロセ
    ッサとを有するデータ処理システムにおいて使用される
    チャネル・アダプタ制御装置であって、 (a)上記入力バスに接続され、上記操作卓からのコマ
    ンドまたは上記マイクロ・プロセッサのプログラムから
    のコマンドに応答して、上記マイクロ・プロセッサによ
    って上記チャネル・アダプタの所望の状況を示すビット
    構成が書き込まれるレジスタ手段を含むインターフェー
    ス手段と、 (b)上記レジスタ手段から読み取られたビット構成を
    上記チャネル・アダプタに供給して、各チャネル・アダ
    プタを上記ビット構成によって示される所望の状況にセ
    ットする制御手段と、 を有することを特徴とするチャネル・アダプタ制御装置
JP29037688A 1988-01-22 1988-11-18 チヤネル・アダプタ制御装置 Pending JPH01196650A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88480003A EP0325079A1 (en) 1988-01-22 1988-01-22 Device for controlling the channel adapters in a data processing system remotely
EP88480003.8 1988-01-22

Publications (1)

Publication Number Publication Date
JPH01196650A true JPH01196650A (ja) 1989-08-08

Family

ID=8200485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29037688A Pending JPH01196650A (ja) 1988-01-22 1988-11-18 チヤネル・アダプタ制御装置

Country Status (2)

Country Link
EP (1) EP0325079A1 (ja)
JP (1) JPH01196650A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472829A3 (en) * 1990-08-31 1993-01-07 International Business Machines Corporation Multicomputer complex and distributed shared data memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386082A (en) * 1965-06-02 1968-05-28 Ibm Configuration control in multiprocessors
BE789512A (fr) * 1971-09-30 1973-03-29 Siemens Ag Procede et installation pour le traitement des erreurs dans un systeme de traitement de donnees compose d'unites separees
JPS58134554A (ja) * 1982-02-03 1983-08-10 Nec Corp 伝送路監視装置

Also Published As

Publication number Publication date
EP0325079A1 (en) 1989-07-26

Similar Documents

Publication Publication Date Title
US4365294A (en) Modular terminal system using a common bus
EP0178642B1 (en) Power control network for multiple digital modules
EP0183548A2 (en) Local power switching control subsystem
US20080005222A1 (en) System and Method for Server Information Handling System Management Through Local I/O Devices
EP0182044B1 (en) Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus.
JPH0651802A (ja) バックアップ機能を有するプログラマブル・コントローラ
JPH02503485A (ja) 多目的メモリ
JPS601643B2 (ja) デジタルコンピュ−タ用の初期化回路
JPS6362010B2 (ja)
JPS6112298B2 (ja)
US4621319A (en) Personal development system
CN105549706B (zh) 一种热重启服务器的方法、装置及系统
US5394527A (en) Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability
JP2002259130A (ja) 情報処理システムおよびその起動制御方法
JPS5939060B2 (ja) 外部処理装置制御装置
JPH0823802B2 (ja) アレイディスク装置の状態表示方式
EP0182126A2 (en) Directing storage requests during master mode operation
CA1284385C (en) System management apparatus for a multiprocessor system
JPH01196650A (ja) チヤネル・アダプタ制御装置
JP2002027027A (ja) 計算機システム、計算機管理システム及びシステム管理方法
JP5267222B2 (ja) 切替機および制御プログラム
JP2543640B2 (ja) 仮想計算機システム
US6438689B1 (en) Remote reboot of hung systems in a data processing system
JP4693538B2 (ja) コンピュータシステム
JP2002318642A (ja) コンピュータシステム