JPH01194452A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ｐｎ接合部により形成される容量部を有し、
他の構成素子からｐｎ接合部により分離されている集積
回路装置に関する。

従来の技術 集積回路装置は周知のように容量を必要とする。この容
量は例えばｐｎ接合部により実現される。容量に対して
は、Ｑが高く、そのため大きな周波数領域、小さな動作
電流でのスイッチングおよび低雑音の増幅器に適したも
のであれ、という要請がある。

発明が解決しようとする課題 本発明の課題は、可能な限り高いＱと有する容量を集積
回路装置で実現することである。

課題を解決するための手段 この課題は、容量部のｐｎ接合部を形成する２つの半導
体領域のうち、当該容量部のｐｎ接合部を形成する２つ
の半導体領域の他方よりも半導体に比較的に深く延伸す
る方の半導体領域が、別のセパレートするｐｎ接合部を
形成する半導体領域のうち容量部から離れる側の領域と
電気的に接続されているように構成して解決される。

実施例 本発明を以下実施例につき詳細に説明する。

第１図は本発明による集積回路装置の断面図を示す。第
１図、第２図による集積回路装置の半導体１は、第１の
導電型の基板２と第２の導電型のエピタキシャル層３か
らなる。

第１図と第２図の実施例では、基板はｐ導電型を有し、
エピタキシャル層３はｎ導電型を有する。容量部を分離
するためにエピタキシャル層３には分離領域４が被着さ
れている。分離領域は容量部を取り囲む枠状に構成され
ている。

実施例ではｐ導電型？有する分離領域４は、例えば拡散
法により製造される。

分離領域４の作成と同時に低抵抗の領域５がエピタキシ
ャル層に被着される。この工程は分離領域４の作成と同
じ作業工程で行われる。ｐ導電型の低抵抗領域５の製造
が分離領域４の製造と同時に行われれば、特別な作業工
程は必要とせず、分離領域４を製造するのに用いるマス
クが付７Ｊ１１的に、低抵抗領域５を製造するための開
口部を有すれば良い。分離領域４の作成は拡散法により
行われれば、低抵抗領域５の製造も同様に同じ作業工程
で拡散法により製造することができる。

低抵抗領域５はエピタキシャル層の表面から、別のセパ
レートするｐｎ接合部６にまで延伸し、このｐｎ接合部
はエピタキシャル層３と基板２により形成される。低抵
抗領域５は例えば円形状または矩形状の横断面金有する
。

分離領域４と低抵抗領域５の製造後、半導体領域７がエ
ピタキシャル層３°に埋め込まれる。

この半導体領域は容量部のｐｎ接合部８を形成する２つ
の半導体領域のうちの１つである。半導体領域７は実施
例ではｐ導電型、従って基板の導電型を有する。半導体
領域７へ第１図と第２図に従い半導体領域９が埋め込ま
れる。この半導体領域は半導体領域７と共に容量部のｐ
ｎ接合部８を形成する。半導体領域７と９は例えば拡散
法またはイオン注入法により作成される。

半導体領域７を基板２と電気的に接続する低抵抗領域５
は、実施例では円形状の横断面を有する。しかし一般に
設計技術的な理由から矩形状の横断面が有利である。低
抵抗領域５は実施例では容量部の全面に亘って分散され
る。ここで容量（キャパシタンス〕について述べるとき
は所望の容量を意味し、存在し得る寄生容量は考慮しな
い。

容量部の面上への低抵抗領域５の分散の種類により、ま
た低抵抗領域５の相互間隔の選択により容量の周波数依
存性を制御することができる。容量部の面の所定部分に
のみ低抵抗領域５が存在する場合、低抵抗領域５が容量
部の全面に亘って分散されているときよりも、容量はは
るかに周波数に依存する。同様に容量は、低進抗領域５
の相互間隔が大きくなればなる程、より周波数に依存す
る。

低抵抗領域５は半導体領域γ内では、低抵抗の半導体領
域５に取り込まれていない半導体領域７の部分よりも低
抵抗である。例えば低抵抗領域５は２０オ一ム／単位面
の表面抵抗を有し、一方半導体領域９の下の半導体領域
７（半導体領域９とドーピングされていない層３との間
）は５−１０キロオーム／単位面の表面抵抗を有する。

半導体領域７はその電位を基板から分離層４または電極
１０を介して受ける。電極は半導体領域７の表面にある
。半導体領域９は電、諷１゛１により接触接続されてい
る。

発明の効果 不発明により、集積回路装置において、良質な容量が得
られる。

【図面の簡単な説明】

第１図は本発明による集積回路装置の断面図、第２図は
この集積回路装置の斜視図である。 １・・・半導体、２・・・基板、３・・・エピタキシャ
ル層、４・・・分離領域、５・・・低抵抗領域、６・・
・ｐｎ接合部、γ・・・半導体領域、８・・・ｐｎ接合
部、９・・・半導体装置

Claims (1)

1. 【特許請求の範囲】 １、ｐｎ接合部により形成される容量部（キャパシタン
   ス）を有し、他の構成素子からｐｎ接合部によつて分離
   されている集積回路装置において、容量部のｐｎ接合部
   を形成する２つの半導体領域のうち、当該容量部のｐｎ
   接合部を形成する２つの半導体領域の他方よりも半導体
   に比較的に深く延伸する方の半導体領域が、別のセパレ
   ートするｐｎ接合部を形成する半導体領域のうち容量部
   から離れる側の領域と電気的に接続されているように構
   成されていることを特徴とする集積回路装置。 ２、容量部はエピタキシャル層に位置しており、該エピ
   タキシャル層は基板上に配設されており、該基板の導電
   型はエピタキシャル層の導電型と反対であり、別のセパ
   レートするｐｎ接合部を形成するために分離領域が設け
   られており、該分離領域はエピタキシャル層の表面から
   基板まで延伸している請求項１記載の集積回路装置。 ３、容量部のｐｎ接合部を形成する２つの半導体領域の
   一方がエピタキシャル層に埋め込まれており、２つの半
   導体領域の他方はエピタキシャル層に埋め込まれた半導
   体領域に埋め込まれている請求項１または２記載の集積
   回路装置。 ４、エピタキシャル層に埋め込まれた、容量部の半導体
   領域は所定の領域を介して基板と電気的に接続されてい
   る請求項１から３のいずれか１記載の集積回路装置。 ５、電気接続をなす領域は容量部の全面に亘つて分散さ
   れている請求項１から４のいずれか１記載の集積回路装
   置。 ６、電気接続をなす領域の容量面への分割により、また
   は電気接続をなす領域の相互間隔により容量部の周波数
   依存性が制御される請求項１から４のいずれか１記載の
   集積回路装置。 ７、電気接続をなす領域は容量面の一部のみに設けられ
   ている請求項１から６のいずれか１記載の集積回路装置
   。 ８、導電接続をなす領域は、エピタキシャル層に埋め込
   まれた、容量部の半導体領域よりも低抵抗である請求項
   １から７のいずれか１記載の集積回路装置。 ９、エピタキシャル層に埋め込まれた半導体領域は分離
   領域に重なる請求項１から８のいずれか１記載の集積回
   路装置。 １０、エピタキシャル層に埋め込まれた半導体領域はそ
   の電位を、基板から分離領域を介しまたは導電接続をな
   す領域を介して受ける請求項１から９のいずれか１記載
   の集積回路装置。 １１、エピタキシャル配列のエピタキシャル層へ分離領
   域を被着し、同じ作業工程で導電接続をなす領域を被着
   する請求項１から１０のいずれか１記載の集積回路装置
   の製造方法。 １２、エピタキシャル層に埋め込まれる、容量部の一方
   の半導体領域をトランジスタのベース領域と共に一造し
   、容量部の他方の半導体領域をトランジスタのエミッタ
   領域と共に製造する請求項１１記載の方法。 １３、分離領域と導電接続をなす領域を拡散法により製
   造する請求項１１または１２記載の方法。