JPH01189962A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH01189962A JPH01189962A JP1513188A JP1513188A JPH01189962A JP H01189962 A JPH01189962 A JP H01189962A JP 1513188 A JP1513188 A JP 1513188A JP 1513188 A JP1513188 A JP 1513188A JP H01189962 A JPH01189962 A JP H01189962A
- Authority
- JP
- Japan
- Prior art keywords
- drain region
- spacer
- formation
- drain
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000001133 acceleration Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法において、ソー
ス領域及びドレイン領域の形成方法に関する。
ス領域及びドレイン領域の形成方法に関する。
本発明は半導体集積回路装置の製造方法において、ソー
ス領域及びドレイン領域の形成の方法としてゲート電極
側壁へ残した絶縁物（以後スペーサと呼ぶ）を利用する
と同時にイオン注入中に加速電圧を変化させることで、
ホットエレクトロンによる特性劣化を防止し、なおかつ
良好なｇｍを得ることを可能としたものである。
ス領域及びドレイン領域の形成の方法としてゲート電極
側壁へ残した絶縁物（以後スペーサと呼ぶ）を利用する
と同時にイオン注入中に加速電圧を変化させることで、
ホットエレクトロンによる特性劣化を防止し、なおかつ
良好なｇｍを得ることを可能としたものである。
第３図ｆａｔ〜（ｅ）は従来の半導体集積回路装置の製
造工程順の断面図であり、１３は低濃度イオン注入。
造工程順の断面図であり、１３は低濃度イオン注入。
１４は低濃度ドレイン領域、１８は高４度ドレイン領域
である。
である。
また、従来、微細化された半導体集積回路装置内のソー
ス領域及びドレイン領域は第４図のようでありＬＤＤ構
造と呼ばれている。第４図の部分３７が低濃度のドレイ
ン領域であり、ドレイン近傍での電界を緩和しホットエ
レクトロンによる特性劣化を防止する役目を果たしてい
た。しかし、ゲート絶！！膜中のトラップチャージ３４
が増加するとドレイン領域中にデプレッション領域３５
が形成され、ドレイン電流３６はデプレッション領域３
５で増加した抵抗成分の影響を受は低下してくる。ｇｍ
の劣化となる。
ス領域及びドレイン領域は第４図のようでありＬＤＤ構
造と呼ばれている。第４図の部分３７が低濃度のドレイ
ン領域であり、ドレイン近傍での電界を緩和しホットエ
レクトロンによる特性劣化を防止する役目を果たしてい
た。しかし、ゲート絶！！膜中のトラップチャージ３４
が増加するとドレイン領域中にデプレッション領域３５
が形成され、ドレイン電流３６はデプレッション領域３
５で増加した抵抗成分の影響を受は低下してくる。ｇｍ
の劣化となる。
前記のように従来技術ではドレイン領域に低濃度の浅い
層を設けることで電界の緩和をはかっていたが、ゲート
長が０．８μｍ以下まで微細化が進展してくるとｇｍの
劣化が無視できなくなってきた。
層を設けることで電界の緩和をはかっていたが、ゲート
長が０．８μｍ以下まで微細化が進展してくるとｇｍの
劣化が無視できなくなってきた。
前記問題点を解決するため本発明では、スペーサ形成後
にソース領域及びドレイン領域形成のためのイオン注入
を行い、なおかつ加速エネルギーを数ＫｅＶから数１ｖ
ｉｅＶまで変化させて行なうものとした。
にソース領域及びドレイン領域形成のためのイオン注入
を行い、なおかつ加速エネルギーを数ＫｅＶから数１ｖ
ｉｅＶまで変化させて行なうものとした。
前記のような手段をとったことにより、ホットエレクト
ロン低減のためのドレイン近傍での電界８Ｍ和は従来と
同し効果があり、なおかつ従来のように低濃度の部分が
浅くないためｇｍは良好な値を得ることが可能となった
。また、イオン注入を行う工程が従来の２回から１回へ
と工程削減も可能となった。
ロン低減のためのドレイン近傍での電界８Ｍ和は従来と
同し効果があり、なおかつ従来のように低濃度の部分が
浅くないためｇｍは良好な値を得ることが可能となった
。また、イオン注入を行う工程が従来の２回から１回へ
と工程削減も可能となった。
第１図（ａｌ〜ｆｄｌが本発明の製造方法を用いた半導
体集積回路装置におけるＭＯＳ）ランジスタの製造工程
順の断面図である。
体集積回路装置におけるＭＯＳ）ランジスタの製造工程
順の断面図である。
第１図［ａｌ〜Ｆｄｌを参照して本発明の実施例を製造
工程順に説明する。
工程順に説明する。
まず、ゲート絶縁膜形成まで終了したＳｉ基板ｌ上にゲ
ート電極となるＰＯＬＹＳｉを形成し、写真食刻法にて
ゲート電極２を形成する（第１図（ａ））。
ート電極となるＰＯＬＹＳｉを形成し、写真食刻法にて
ゲート電極２を形成する（第１図（ａ））。
次に、スペーサ形成のための絶縁膜３を形成する（第１
図（ｂ））。次に異方法エツチングにて全面エツチング
するとスペーサ４を得る（第１図（Ｃ））次にソース及
びドレイン領域形成のためのイオン注入５を行う。この
際、注入の加速電圧を変化させ、例えば高電圧では低濃
度、低電圧で高濃度というようにイオン注入することで
、低濃度ドレイン領域６と高４度ドレイン領域７を得る
（第１図（ｄ））。
図（ｂ））。次に異方法エツチングにて全面エツチング
するとスペーサ４を得る（第１図（Ｃ））次にソース及
びドレイン領域形成のためのイオン注入５を行う。この
際、注入の加速電圧を変化させ、例えば高電圧では低濃
度、低電圧で高濃度というようにイオン注入することで
、低濃度ドレイン領域６と高４度ドレイン領域７を得る
（第１図（ｄ））。
そのようにして完成した、ＭＯＳトランジスタの断面図
が第２図である。ゲート絶縁膜中のトラップチャージ２
４が増加してドレイン領域中にデプレッション領域２５
が形成されても低ＱＨ４度ドレイン領域２７は高濃度ド
レイン領域２８の下まで伸びているため、ドレイン電流
２６の電流経路は妨げられることはない。また、イオン
注入時に加速電圧を変化させる際、特には低濃度を高い
電圧で行っていることによりスペーサ最厚部の直下にも
ドレインイオン注入が行われ、オフセットゲートなどは
発生しない。
が第２図である。ゲート絶縁膜中のトラップチャージ２
４が増加してドレイン領域中にデプレッション領域２５
が形成されても低ＱＨ４度ドレイン領域２７は高濃度ド
レイン領域２８の下まで伸びているため、ドレイン電流
２６の電流経路は妨げられることはない。また、イオン
注入時に加速電圧を変化させる際、特には低濃度を高い
電圧で行っていることによりスペーサ最厚部の直下にも
ドレインイオン注入が行われ、オフセットゲートなどは
発生しない。
以上説明したように、本発明の製造方法を用いたことで
以下２つの効果がある。
以下２つの効果がある。
＋ｌ］従来のＬＤＤに比べてホットエレクトロン防止に
伴ったｇｍの劣化がないのでより微細な半導体集積回路
装置の製造が可能となる。
伴ったｇｍの劣化がないのでより微細な半導体集積回路
装置の製造が可能となる。
（２）従来のＬＤＤに比べて工程が一つ少ないのでコス
トダウンが図れる。
トダウンが図れる。
第１図（ａｌ〜＋ｄｌは本発明を用いたＭＯＳ）ランジ
スタの製造工程順の断面図である。第２図は本発明を用
いて作られたＭＯＳトランジスタの断面図、第３図（ａ
ｌ〜ｔｅ＋は従来の技術（ＬＤＤ）で作られたＭＯＳ）
ランジスタの製造工程順の断面図、第４図は従来の技術
（ＬＤＤ）で作られたＭＯＳ）ランジスタの断面図であ
る。 １・・・Ｓｉ基板 ２・・・ＰＯＬＹＳ ｉゲート電極 ３・・・スペーサ形成用絶縁物 ４・・・スペーサ ５・・・ソース及びドレイン領域形成のための加速電圧
変化イオン注入 ６・・・形成された低濃度ドレイン領域７・・・形成さ
れた高濃度ドし・イン領域１） ・ ・ ・ Ｓｉ基目
反 １２・・・ＰＯＬＹＳｉゲート電極 １３・・・低濃度ドレインイオン注入 １４・・・形成された低濃度ドレイン領域１５・ ・ス
ペーサ形成用絶縁物 １６・・・スペーサ １７・・・高濃度ドレインイオン注入 １８・・・形成された高濃度ドレイン領域２１・・・Ｐ
ＯＬＹＳｉゲート電極 ２２ ・・スペーサ ２３・・・ゲート絶縁膜 ２４・・・トラップチャージ ２５・・・デプレッション領域 ２６・・・ドレイン電流 ２７・・・低７４度ドレイン領域 ２８・・・高濃度ドレイン領域 ２９・・・３１基板 ３１・・・ＰＯＬＹＳｉゲート電極 ３２・・・スペーサ ３３・・・ゲート絶縁膜 ３４・・・トラップチャージ ３５・・・デプレノンヨン領域 ３６・ ・ ・ドレイン電流ヒ流 ３７・・・低７４度ドレイン領域 ３８・・・高濃度ドレイン領域 ３９・・・Ｓｉ基板 以上 出願人 セイコー電子工業株式会社 （＋ 十 粁−５ Ｍ２Ｓ）−ラ〉シズぐの宰ハ亘工程傾Ｔｈｌ目凶第］図 不発明菅用い７作やれ旧ＭＯ５ｉウンシスタの訂面図第
２図 夾米のＭＯ３！−ランジス餉！８百ニオ里１′１頁ｖ′
ｒ韻図ｉ３図 従来の肢有テでイ乍られＴ＝ＭＯ５）ラシジ′スクの筺
乍面図第４図
スタの製造工程順の断面図である。第２図は本発明を用
いて作られたＭＯＳトランジスタの断面図、第３図（ａ
ｌ〜ｔｅ＋は従来の技術（ＬＤＤ）で作られたＭＯＳ）
ランジスタの製造工程順の断面図、第４図は従来の技術
（ＬＤＤ）で作られたＭＯＳ）ランジスタの断面図であ
る。 １・・・Ｓｉ基板 ２・・・ＰＯＬＹＳ ｉゲート電極 ３・・・スペーサ形成用絶縁物 ４・・・スペーサ ５・・・ソース及びドレイン領域形成のための加速電圧
変化イオン注入 ６・・・形成された低濃度ドレイン領域７・・・形成さ
れた高濃度ドし・イン領域１） ・ ・ ・ Ｓｉ基目
反 １２・・・ＰＯＬＹＳｉゲート電極 １３・・・低濃度ドレインイオン注入 １４・・・形成された低濃度ドレイン領域１５・ ・ス
ペーサ形成用絶縁物 １６・・・スペーサ １７・・・高濃度ドレインイオン注入 １８・・・形成された高濃度ドレイン領域２１・・・Ｐ
ＯＬＹＳｉゲート電極 ２２ ・・スペーサ ２３・・・ゲート絶縁膜 ２４・・・トラップチャージ ２５・・・デプレッション領域 ２６・・・ドレイン電流 ２７・・・低７４度ドレイン領域 ２８・・・高濃度ドレイン領域 ２９・・・３１基板 ３１・・・ＰＯＬＹＳｉゲート電極 ３２・・・スペーサ ３３・・・ゲート絶縁膜 ３４・・・トラップチャージ ３５・・・デプレノンヨン領域 ３６・ ・ ・ドレイン電流ヒ流 ３７・・・低７４度ドレイン領域 ３８・・・高濃度ドレイン領域 ３９・・・Ｓｉ基板 以上 出願人 セイコー電子工業株式会社 （＋ 十 粁−５ Ｍ２Ｓ）−ラ〉シズぐの宰ハ亘工程傾Ｔｈｌ目凶第］図 不発明菅用い７作やれ旧ＭＯ５ｉウンシスタの訂面図第
２図 夾米のＭＯ３！−ランジス餉！８百ニオ里１′１頁ｖ′
ｒ韻図ｉ３図 従来の肢有テでイ乍られＴ＝ＭＯ５）ラシジ′スクの筺
乍面図第４図
Claims (1)
- （１）第１導電型の半導体基板上にゲート絶縁膜となる
べき絶縁膜上に導電性物質を形成する工程と、その導電
性物質をゲート電極とするべくパターニングする工程と
、絶縁性物質を形成する工程と、その絶縁性物質を異方
性エッチングにてエッチングしゲート電極側壁に残す工
程と、しかるのちに第２導電型のソース領域及びドレイ
ン領域を形成する工程からなり、前記第２導電型のソー
ス領域及びドレイン領域を形成する工程において不純物
導入のためのイオン注入の際、加速電圧を変化させる半
導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1513188A JPH01189962A (ja) | 1988-01-26 | 1988-01-26 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1513188A JPH01189962A (ja) | 1988-01-26 | 1988-01-26 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189962A true JPH01189962A (ja) | 1989-07-31 |
Family
ID=11880270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1513188A Pending JPH01189962A (ja) | 1988-01-26 | 1988-01-26 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189962A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194568A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1988
- 1988-01-26 JP JP1513188A patent/JPH01189962A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194568A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935379A (en) | Semiconductor device and method of manufacturing the same | |
| JP3521246B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5397715A (en) | MOS transistor having increased gate-drain capacitance | |
| JPH0216020B2 (ja) | ||
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| JPS6055665A (ja) | 半導体装置の製造方法 | |
| JPH1012742A (ja) | 半導体デバイス製造方法 | |
| US6323524B1 (en) | Semiconductor device having a vertical active region and method of manufacture thereof | |
| JPH08125180A (ja) | 半導体装置およびその製造方法 | |
| JPH08288303A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| JP3744438B2 (ja) | 半導体装置 | |
| JPH09223797A (ja) | 半導体装置の製造方法 | |
| JPH01189962A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07106588A (ja) | 半導体装置およびその製造方法 | |
| JP2883407B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11220128A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPH08213601A (ja) | 半導体装置とその製造方法 | |
| KR940010926B1 (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| JP2506947B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03227526A (ja) | 半導体素子の製造方法 | |
| KR100215858B1 (ko) | 마스크롬 코딩방법 | |
| JPH06314782A (ja) | 半導体装置の製造方法 | |
| JPH07183498A (ja) | 半導体装置 |