JPH01188941A - プログラム実行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明はプログラム実行制御方式に関し、特に、演算
の対象になるデータが揃い次第命令の実行が可能になる
データフロー型情報処理装置において、プログラムデー
タを記憶するプログラムメモリをアクセスする際のプロ
グラム実行制御方式［従来の技術および発明が解決しよ
うとする課題］従来のコンピュータは、プログラムとし
て種々の命令をプログラムメモリに記憶しておき、プロ
グラムカウンタによってプログラムメモリのアドレスを
逐次指定して順次命令を読出し、その命令を実行すると
いうノイマン型計算機が大部分である。

一方、データフロー型計算機は、プログラムカウンタや
逐次的な命令の実行という概念を持たない非ノイマン型
計算機の一種である。このようなデータフロー型計算機
は、命令の並列処理を基本。

にしたアーキテクチャを採用してており、演算の対象に
なるデータが揃い次第命令の実行が可能となり、データ
によって複数の命令を同時に駆動するため、データの自
然な流れに従って並列的にプログラムが実行される。そ
の結果、演算の所要時間が大幅に短縮するとみなされて
いる。

ところで、従来のデータフロー型計算機は、プログラム
メモリを内蔵するのが一般的であり、外部にプログラム
メモリを設けるという概念は存在しなかった。

それゆえに、この発明の主たる目的は、大容量のプログ
ラムメモリを外付けして、プログラムメモリを高速でア
クセスできるようなプログラム実行制御方式を提供する
ことである。

［課題を解決するための手段］ この発明はデータフロープログラムを記憶するプログラ
ム記憶手段と、プログラム記憶手段から対となるプログ
ラムデータおよび被処理データが入力されたことを判別
する対データ検出手段と、対データ検出手段によって対
となるプログラムデータおよび被処理データが検出され
たことに応じて、そのプログラムデータおよび被処理デ
ータに基づく演算を実行する演算処理手段と、プログラ
ム記憶手段にプログラムデータを与える外部プログラム
記憶手段とを備えた情報処理装置において、プログラム
記憶手段をアクセスするプログラム実行制御方式であっ
て、対データ検出手段によってプログラム記憶手段から
対となるプログラムデータおよび被処理データの読出さ
れたことが判別されたことに応じて、外部プログラム記
憶手段のアクセスを実行するとともに、演算処理手段に
処理すべきプログラムデータおよび被処理データを送出
し、演算処理手段の演算処理結果データに対する次の命
令をプログラム記憶手段に対してフェッチし、該命令の
フェッチがミスヒツトした場合、外部記憶手段に対して
直接次の命令を被処理データとともにアクセスするよう
にしたものである。

［作用コ この発明に係るプログラム実行制御方式においては、実
行に必要な命令はフェッチされる直前に外部プログラム
記憶手段からプログラム記憶手段ヘアツブロードされて
確実にフェッチされ、たまたまミスヒツトした場合には
、直接外部プログラム記憶手段をアクセスすることによ
り、極めて良好な効率で命令のフェッチを実行すること
が可能となる。

［実施例］ 第１図はこの発明の一実施例の概略ブロック図である。

まず、第１図を参照して、この発明の一実施例の構成に
ついて説明する。情報処理装置１には外部プログラムメ
モリ２が外付けされている。

情報処理装置１は入出力制御回路を構成する分岐結合部
３，４，５．１０およびバッファ１１を含む。分岐結合
部３には入力データパケットが与えられ、この入力デー
タパケットは分岐結合部３によって分岐されて分岐結合
部４または５に与えられる。分岐結合部５は分岐結合部
３から出力された入力データパケットまたは後述のバッ
ファ１１から与えられるデータパケットのいずれかをキ
ャッシュプログラムメモリ６に与える。キャッシュプロ
グラムメモリ６はノードＮ＃とＧ／Ｃ（Ｇｅｎｅ　ｒａ
　ｔ　ｉ　ｏｎ／Ｃｏ　ｌ　ｏ　ｒ）とを組合わせたキ
ーコードを複数記憶していて、該当するキーコードが人
力されると、プログラム上の行先ノードＮ＃とその行先
ノードＮ＃でどのような処理をするかを示すＴＡＧが対
データ検出部７に出力される。

対データ検出部７はキャッシュプログラムメモリ６から
読出されたプログラムデータおよび被処理データに対し
て対となるプログラムデータおよび被処理データが入力
されたか否かを判別するものである。１対のプログラム
データおよび被処理データが対データ検出部７で検出さ
れかつ生成されたとき、接点８が閉じられる。なお、プ
ログラムデータがｎｏｐの場合にも、対となるべきプロ
グラムデータが不要であるため、接点８は閉じられる。

また、対データ検出部７の出力は外部プログラムメモリ
２にも与えられている。対データ検出部７から出力され
たプログラムデータおよび被処理データは、接点８を介
してＡＬＵ９に与えられて演算され、その演算結果は分
岐結合部１０によってバッファ１１または分岐結合部４
に分岐される。バッファ１１に記憶された演算結果は分
岐結合部５を介してキャッシュプログラムメモリ６に与
えられる。

外部プログラムメモリ２は対データ検出部７から出力さ
れたプログラムデータに含まれるＮ＃とＧ／Ｃとをキー
コードとして、次の命令のプログラムデータを読出して
キャッシュプログラムメモリ６にアンプロードする。

前述のバッファ１１は外部プログラムメモリ２がプログ
ラムデータを読出してから、ＡＬＵ９の演算結果をキャ
ッシュプログラムメモリ６に与えるだめの遅延動作を行
なうものとして設けらでいる。なお、外部プログラムメ
モリ２は、キャッシュプログラムメモリ６からプログラ
ムデータの初期書込み（ダウンロード）が可能なように
構成されている。

第２図は第１図に示した情報処理装置によって処理され
るプログラムの一例を示す図であり、第３図ないし第１
０図は第１図に示した情報処理装置１によって、第２図
に示したプログラムを実行するときの各部のプログラム
データの変化を示す図である。

次に、第１図ないし第１０図を参照して、この発明の一
実施例の具体的な動作について説明する。

まず、第２図のプログラムから明らかなように、ノード
Ｎ＃Ａに続くプログラムデータは、ノード■でデータ０
のｎｏｐ命令を実行するとともに、ノードＤから与えら
れかつノード■でＮＯＰ命令が実行されたデータとノー
ド■で加算命令を実行できるようにキャッシュプログラ
ムメモリ６に配されることが望まれる。

このために、第３図に示すように、情報処理装置１には
、入力データパケットとして、データ０゜ＴＡＧソース
、Ｇ／ＣＯ，Ｎ＃Ａが与えられる。

ここで、ノードＮ＃ＡおよびＧ／ＣＯの各々の一部を併
せたものがキャッシュプログラムメモリ６の物理アドレ
スを示しており、ＴＡＧソースはノードＮ＃Ａがプログ
ラムデータの入力部を指定するものであり、Ｇ／Ｃはデ
ータ０がどの時刻でサンプリングされたデータであるの
かを識別するための識別子として用いられている。

なお、ノードＮ＃ＡとＧ／ＣＯはキャッシュプログラム
メモリ６の前記物理アドレスを与えるとともに該メモリ
をアクセスするためのキーコードとして取扱われている
。上述の入力データパケットは分岐結合部３，５を介し
てキャッシュプログラムメモリ６に与えられる。キャッ
シュプログラムメモリ６はノードＮ＃Ａ、Ｇ／ＣＯをキ
ーコードとして、対応するプログラムデータをアクセス
する。たとえば、対応するプログラムデータとしてノー
ドＮ＃３．ＴＡＧ＋Ｌがフェッチされる。

このプログラムデータは、第２図に示すプログラムのノ
ード■における加算の左側入力を与えることを示してい
る。このとき、ノード■におけるｎｏｐ命令を処理する
ために同じデータ０が与えられるので、Ｎ＃Ａ、Ｇ／Ｃ
Ｏのキーコードに対して、予めコピーフラグがキャッシ
ュプログラムメモリ６内で設定されている。そして、キ
ャッシュプログラムメモリ６によってＮ＃Ａ、Ｇ／ＣＯ
のキーコードに対して、ｎｏｐの命令を示すＮａ８、Ｔ
ＡＧｎｏｐが続けてフェッチされる。

キャッシュプログラムメモリ６はフェッチされたＮａ３
．ＴＡＧ＋Ｌというプログラムデータに対して、入力デ
ータパケットに含まれるＧ／ＣＯとデータ０を付加する
とともに、データが正常にフェッチされたことを示すフ
ラグ０を付加する。

なお、ミスヒツトしたときにはフラグ１が付加される。

対データ検出部７はこのプログラムデー１りに対して対
となるプログラムデータが既にフェッチされているか否
かを判別する。すなわち、第２図に示すノード■におけ
る右側のデータがフエツチされている否かを判別する。

今、ノード■における右側のデータは未だフェッチされ
ていないので、対データ検出部７はこのプログラムデー
タを待機させる。

一方、ノード■におけるｎｏｐ命令のためのプログラム
データは、対となるべきプログラムデータを必要としな
いので、キャッシュプログラムメモリ６はフェッチされ
たＮａ３．ＴＡＧｎｏｐに対して、入力データパケット
に含まれるＧ／ＣＯ。

データ０を付加するとともに正常にフェッチされたこと
を示すフラグ０を付加して出力する。また、キャッシュ
プログラムメモリ６からプログラムデータがフェッチさ
れたことにより、接点８が閉じられる。したがって、ｎ
ｏｐ命令のためのプログラムデータはＡＬＵ９と外部プ
ログラムメモリ２とに与えられる。

このとき、情報処理装置１には、次の入力データパケッ
トが与えられたものとする。すなわち、第２図に示すノ
ードＢにおける処理を次に行なうためのプログラムデー
タとして、データ１．ＴＡＧソース、Ｇ／ＣＯ，Ｎ＃Ｂ
が分岐結合部３，５を介してキャッシュプログラムメモ
リ６に与えられる。このプログラムデータは、前述の第
３図で説明したＮ非Ａとほぼ同じであり、ノード■でデ
ータ１のｎｏｐ命令を実行し、ノード■において、デー
タ１をノードＤから与えられかつノード■でｎｏｐ命令
が実行されたデータと加算するこ俣になる。

このために、前述の第３図の説明と同様にして、キャッ
シュプログラムメモリ６はＮ＃Ｂ、　Ｇ／ＣＯを該メモ
リの物理アドレスおよびキーコードとして、対応するプ
ログラムデータＮ＃４．ＴＡＧ＋Ｌをフェッチする。こ
のプログラムデータは、第２図に示すプログラムのノー
ド■における加算の左側人力を与えるデータである。ノ
ード■におけるｎｏｐ命令を処理するために同じプログ
ラムデータ１が与えられるので、キャッシュプログラム
メモリ６には、Ｎ＃Ｂ、Ｇ／ＣＯのキーコードに対して
コピーフラグが予め設定されている。

したがって、同じＮ＃Ｂ、Ｇ／ＣＯをキーコードとする
次のｎｏｐの命令を示すＮａ９．ＴＡＧｎｏｐのプログ
ラムデータが続けてフェッチされる。さらに、キャッシ
ュプログラムメモリ６でフェッチされたＮａ３．ＴＡＧ
＋Ｌというプログラムデータに対して、入力データパケ
ットに含まれるＧ／ＣＯとデータ１と正常にフェッチさ
れたことを示すフラグ０が付加される。そして、対デー
タ検出部７は、そのプログラムデータに対して、対とな
るプログラムデータが既にフェッチされているか否かを
判別する。すなわち、第２図に示すノード■における右
側のデータがフェッチされているか否かを判別するが、
未だフェッチされていないので、このプログラムデータ
を待機させる。

一方、前述の入力データパケットがキャッシュプログラ
ムメモリ６に入力されている間に、外部プログラムメモ
リ２は第３図に示すように、対データ検出部７から与え
られたｎｏｐ命令のためのプログラムデータに含まれる
Ｎａ３．Ｇ／ＣＯの組合わせで決まるキーコードに対応
するアドレスから次の命令を読出す。すなわち、ノード
■でｎｏｐ命令の処理が行なわれたデータをノードＮ＃
Ｘに出力するために、Ｎａ３．Ｇ／ＣＯ，Ｎ＃ｘ。

ＴＡＧシンクをキャッシュプログラムメモリ６に出力す
る。

また、ＡＬＵ９にはｎｏｐ命令のためのデータが与えら
れるが、ｎｏｐ命令は何ら演算を行なわないことを示す
命令であるため、このプログラムデータをそのまま出力
する。ｎｏｐ命令のプログラムデータは分岐結合部１０
．バッファ１１１分岐結合部５を介してキャッシュプロ
グラムメモリ６に与えられる。

キャッシュプログラムメモリ６には、外部プログラムメ
モリ２から読出されたプログラムデータが、バッファ１
１を介して遅延が加えられたプログラムデータのフェッ
チよりも先に入力される。

したがって、キャッシュプログラムメモリ６は１、その
プログラムデータに含まれるＮａ３．　Ｇ／ＣＯのキー
コードに対応するプログラムデータとして、第５図に示
すように、Ｎ＃ｘ、ＴＡＧシンクをフェッチすることが
でき、続いてバッファ１１を介して与えられるプログラ
ムデータに含まれるＮａ３．Ｇ／Ｃｏのキーコードに対
応するプログラムデータであるＮ＃Ｙ、ＴＡＧシンクを
フェッチすることができる。

次に、情報処理装置１には、ノードＤのプログラムデー
タとして、第５図に示すように、データ３、ＴＡＧソー
ス、Ｇ／ＣＯ，Ｎ＃Ｄが与えられる。すなわち、ノード
Ｄのプログラムデータは、第２図に示すように、ノード
■でｎｏｐ命令を実行し、ノード■でｉｎｃ　（インク
リメント）命令を実行するものである。このために、キ
ャッシュプログラムメモリ６はこのプログラムデータに
含まれるＮ＃Ｄ、Ｇ／ＣＯをキーコードとして、プログ
ラムデータＮ＃１．ｎｏｐをフェッチし、同じキーコー
ドＮ＃Ｄ、Ｇ／ＣＯに対してコピー処理を行なって、対
応するプログラムデータＮ＃２゜ｉｎｃをフェッチする
。すなわち、キャッシュプログラムメモリ６は、キーコ
ードＮ＃２．ＴＡＧｉｎｃに、入力データパケットに含
まれるＧ／ＣＯとデータ０とフラグ０を付加して対デー
タ検出部７に出力する。

これらの処理を実行している間において、外部プログラ
ムメモリ２からはキーコードＮ＃９．Ｇ／ＣＯに対応す
るプログラムデータＮ＃９．Ｇ／ＧＯ，Ｎｕ、ＴＡＧシ
ンクが読出されてキャッシュプログラムメモリ６に与え
られる。このプログラムデータは、第２図に示すノード
■でｎｏｐ命令が処理されたデータをノードｙに出力す
ることを示している。

また、ＡＬＵ９は第５図に示すＮ１３．Ｇ／ＣＯ，ＴＡ
Ｇｎｏｐ、Ｌデータ３．フラグＯのプログラムデータが
ｎｏｐ命令であるため、被処理データを素通りさせ、分
岐結合部１０．バッファ１１、分岐結合部１０を介して
キャッシュプログラムメモリ６に与える。キャッシュプ
ログラムメモリ６は、第６図に示すようにそのプログラ
ムデータのＮ１３．Ｇ／Ｃｏをキーコードとして、Ｎ１
３、ＴＡＧ＋Ｒをフェッチする。そして、キャッシュプ
ログラムメモリ６は、Ｎ１３．Ｇ／Ｃｏ。

ＴＡＧ＋Ｒ，データ３．フラグ０からなるプログラムデ
ータを対データ検出部７に与える。

このような命令フェッチが可能となるのは外部プログラ
ムメモリ２が第５図に示すＮ１３．Ｇ／ＣＯ，ＴＡＧｎ
ｏｐ、Ｌデータ３．フラグ０からなるプログラムデータ
のキーコードＮ＃１．Ｇ／ＣＯに基づいて、対応する２
組のプログラムデータ、Ｇ／ＣＯ，Ｎ１３．ＴＡＧ＋Ｒ
，Ｎａ３．ＴＡＧ＋Ｒを連続して読出し、これらの命令
がフェッチされるよりも以前にキャッシュプログラムメ
モリ６に与えられるからである。それゆえに、キャッシ
ュプログラムメモリ６はそのプログラムデータのＮ＃１
□　Ｇ／ＣＯをキーコードとして、Ｎａ３．ＴＡＧ＋Ｒ
のデータをもフェッチし、Ｎａ３、Ｇ／ＣＯ，ＴＡＧ＋
Ｒ，データ３のプログラムデータを対データ検出部７に
与える。

すなわち、対データ検出部７には、第２図に示したノー
ド■の左側の被処理データと、ノード■の右側の被処理
データが与えられたことになる。

前述の第３図で説明したように、ノード■の左側のプロ
グラムデータおよび被処理データは既に対データ検出部
７に与えられており、また、前述の第４図で説明したよ
うに、ノード■の左側のプログラムデータおよび被処理
データが既に対データ検出部７に与えられている。した
がって、対データ検出部７はノード■の２つの被処理デ
ータおよびノード■の２つの被処理データが揃ったこと
を検出し、第７図に示すように、まずＮ１３．Ｇ／ＣＯ
，ＴＡＧ＋、Ｌデータ０．　Ｒデータ３．フラグ０のプ
ログラムデータをＡＬＵ９に与える。応じて、ＡＬＵ９
はノード■における加算のための演算処理を実行する。

さらに、対データ検出部７はＮａ３．Ｇ／ＣＯ，ＴＡＧ
＋、Ｌデータ１．　Ｒデータ３のプログラムデータをＡ
ＬＵ９に与え、ノード■における演算処理を実行させる
。

前述のごとく、ＡＬＵ９はノード■、■の演算処理を行
なった後、第２図に示すように、ノード■、■で１ｓｅ
ｌＬ命令を実行する。この１ｓｅｌｌ命令は、整数タイ
プの読出命令である。

次に、１ｓｅｌ命令を実行するときに、キャッシュプロ
グラムメモリ６でハツシュ衝突が生じた場合の動作につ
いて説明する。この実施例では、Ｎ＃とＧ／Ｃとを組合
わせてプログラムデータをフェッチするためのキーコー
ドとした。この場合、Ｎａ３とＮａ３は４ビツトのコー
ドで表わせば、“０１０１°、　　”０１１０″となり
、それぞれを識別することは可能である。しかしながら
、たとえば上位２ビツトをキーコードとし、下位２ビツ
トを物理アドレスとして見た場合、ともに“０１”であ
るため同じになる。すなわち、上位２ビツトをキーコー
ドとして用いた場合には、Ｎａ３．Ｎａ３を識別するこ
とはできない。このために、第２図に示すノード■で１
ｓｅＪｌ命令を実行した後、ノード■の１ｓｅＱ命令を
実行すると、ＡＬＵ９は次のような処理を実行する。

すなわち、ＡＬＵ９はノード■の演算を実行すると、第
８図に示すように、バッファ１１にＮａ３、Ｇ／ＣＯ，
ＴＡＧ★、データ３の演算結果を出力する。キャッシュ
プログラムメモリ６はＮａ３、Ｇ／ＣＯのキーコードに
対応して、Ｎａ３゜ＴＡＧ＊Ｒのデータをフェッチする
。一方、ＡＬＵ９は１ノード■で１ｓｅｌｌの演算処理
を実行した後、ノード■で１ｓｅｌＪの演算処理を実行
し、その演算結果であるＮａ３．Ｇ／Ｃｏ、ＴＡＧ★９
データ４をバッファ１１に出力する。

ところで、キャッシュプログラムメモリ６は、まず最初
の演算結果のＮａ３．Ｇ／Ｃｏをキーコードとして、対
応するプログラムデータをフェッチしようとするが、前
述のごとく、キャッシュメモリではＮａ３とＮａ３との
識別ができないためにもともとＮａ３．Ｇ／ＣＯをキー
コードとして外部プログラムメモリ２より与えられたプ
ログラムデータの上にＮａ３．Ｇ／ＣＯをキーコードと
して外部プログラムメモリ２より与えられた次のプログ
ラムデータが書込れており、キャッシュプログラムメモ
リ６はＮａ３．Ｇ／ＣＯのキーコードに対応する正常な
データをフェッチできず、ミスヒツトを生じる。このよ
うな場合であっても、正常に動作させる必要がある。

そこで、この実施例では、キャッシュプログラムメモリ
６はミスヒツトを生じた場合に、ハツシュ衝突の生じた
ことを示すために、第９図に示すようにプログラムデー
タにミスヒツトフラグ３を立てる。対データ検出部７は
プログラムデータにミスヒツトフラグが立っている場合
には、接点８を閉じない。このため、対データ検出部７
から出力されたプログラムデータは外部プログラムメモ
リ２にのみ与えられ、ＡＬＵ９には与えられない。

外部プログラムメモリ２は第９図に示すように、対デー
タ検出部７から与えられたプログラムデータのキーコー
ドＮ＃５．Ｇ／Ｃｏに基づいて、第１０図に示すように
、ノード■の命令を実行するためのプログラムデータＮ
＃７．Ｇ／ＣＯ，ＴＡＧ＊Ｌを読出すばかりでなく、演
算しようするデータ３．フラグ３も読出す。

すなわち、この実施例では、キャッシュプログラムメモ
リ６でミスヒツトした場合、外部プログラムメモリ２を
直接アクセスして、次の命令とともにデータもキャッシ
ュプログラムメモリ６に与えることを特徴としている。

外部プログラムメモリ２から読出されたノード■のプロ
グラムデータはキャッシュプログラムメモリ６に与えら
れるが、このプログラムデータにはデータも付加されて
いるので、ミスヒツトフラグに従ってキャッシュプログ
ラムメモリ６を素通りし、対データ検出部７に与えられ
る。対データ検出部７はそのプログラムデータと対とな
るべきデータが入力されるまで待機する。外部プログラ
ムメモリ２はノード■のプログラムデータを直接読出し
た後、第１０図に示すようにノード■のプログラムデー
タＮ＃６．Ｇ／Ｃｏ、ＴＡＧＲ，フラグ０がキャッシュ
プログラムメモリ６に入力される。

キャッシュプログラムメモリ６はＮａ３．Ｇ／ＣＯをキ
ーコードとして、Ｎａ３．ＴＡＧ＊Ｒのプログラムデー
タをフェッチする。このプログラムデータは対データ検
出部７に与えられる。対データ検出部７はノード■にお
ける演算を実行するのに必要な２つのデータが揃ったこ
とを検出し、再び接点８を閉じ、その２つのプログラム
データをＡＬＵ９に与え、演算処理を実行する。

以下、同様の動作を行ない、ノード■の演算結果とノー
ドＣで入力されるプログラムデータに基づいて、ノード
［株］における加算のための演算処理が行なわれ、ノー
ドＵに出力される。

上述のごとく、この発明の一実施例によれば、キャッシ
ュプログラムメモリ６で命令フェッチのミスヒツトが生
じた場合には、接点８を開いて、内部プログラムメモリ
２から次の命令のプログラムデータを読出すとともに、
データをもあわせてキャッシュプログラムメモリ６に与
えるようにしたので、ハツシュ衝突が生じても正常な動
作を実行することができる。

［発明の効果］ 以上のように、この発明によれば、必要な命令に対して
は、フェッチされるとともに、プログラム記憶手段ヘア
ツブロードされて確実にフェッチされ、ミスヒツトした
場合には、直接外部プログラム記憶手段をアクセスする
ことにより、命令とともにデータも読出すようにしたの
で、極めて良好な効率で命令のフェッチを実行すること
が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。 第２図は第１図に示した情報処理装置によって処理され
るプログラムの一例を示す図である。第３図ないし第１
０図は第２図に示したプログラムを実行するための手順
を説明するための図である。 図において、１は情報処理装置、２は外部プログラムメ
モリ、３，４，５．１０は分岐結合部、６はキャッシュ
プログラムメモリ、７は対データ検出部、８は接点、９
はＡＬＵ、１１はバッファを示す。

Claims (1)

1. 【特許請求の範囲】 　データフロープログラムを記憶するプログラム記憶手
   段と、前記プログラム記憶手段から対となるプログラム
   データおよび被処理データが入力されたことを判別する
   対データ検出手段と、前記対データ検出手段によって対
   となるプログラムデータおよび被処理データが検出され
   たことに応じて、そのプログラムデータおよび被処理デ
   ータに基づく演算を実行する演算処理手段と、前記プロ
   グラム記憶手段にプログラムデータを与える外部プログ
   ラム記憶手段とを備えた情報処理装置において、前記プ
   ログラム記憶手段をアクセスするプログラム実行制御方
   式であって、 前記対データ検出手段によって前記プログラム記憶手段
   から対となるプログラムデータおよび被処理データの読
   出されたことが判別されたことに応じて、前記外部プロ
   グラム記憶手段のアクセスを実行するとともに、前記演
   算処理手段に処理すべきプログラムデータおよび被処理
   データを送出し、前記演算処理手段の演算処理結果デー
   タに対する次の命令を前記プログラム記憶手段に対して
   フェッチし、該命令フェッチがミスヒットした場合、前
   記外部記憶手段に対して直接前記次の命令を被処理デー
   タとともにアクセスするようにしたことを特徴とする、
   プログラム実行制御方式。