JPH01187981A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH01187981A JPH01187981A JP63013101A JP1310188A JPH01187981A JP H01187981 A JPH01187981 A JP H01187981A JP 63013101 A JP63013101 A JP 63013101A JP 1310188 A JP1310188 A JP 1310188A JP H01187981 A JPH01187981 A JP H01187981A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gaas
- field
- gate finger
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電界効果型トランジスタに係り、特にＧａＡｓウェハ上
に形成された電界効果型トランジスタに関し。
に形成された電界効果型トランジスタに関し。
圧電効果の影響と表面準位の影響とを共に小さくするこ
とを目的とし。
とを目的とし。
（１００）面を表面とするＧａＡｓウェハ上に形成され
た電界効果型トランジスタであって、ゲートフィンガの
方向と（０１１）方向とのなす角度が２２°より太きく
４５’より小さいゲートフィンガを有することを特徴と
する電界効果型トランジスタをもって構成とする。
た電界効果型トランジスタであって、ゲートフィンガの
方向と（０１１）方向とのなす角度が２２°より太きく
４５’より小さいゲートフィンガを有することを特徴と
する電界効果型トランジスタをもって構成とする。
本発明は電界効果型トランジスタに係り、特にＧａＡｓ
ウェハ上に形成された電界効果型トランジスタに関する
。
ウェハ上に形成された電界効果型トランジスタに関する
。
製造工程中、内部応力の変化による特性変化の小さい電
界効果型トランジスタが要求されている。
界効果型トランジスタが要求されている。
本発明は、かかる要求を満たすＧａＡｓ電界効果型トラ
ンジスタを提供するものである。
ンジスタを提供するものである。
従来、ショットキ接合型のＧａＡｓ電界効果型トランジ
スタは第５図に示す如（ＧａＡｓウェハの（１００）面
上に形成され、ゲートフィンガ方向は（０１１）方向ま
たは（ＯＩＴ）方向に向けられるのが−船釣であった。
スタは第５図に示す如（ＧａＡｓウェハの（１００）面
上に形成され、ゲートフィンガ方向は（０１１）方向ま
たは（ＯＩＴ）方向に向けられるのが−船釣であった。
このようなゲートフィンガ方向を持つＧａＡｓ電界効果
型トランジスタには二つの問題点がある。
型トランジスタには二つの問題点がある。
（１）ウェハプロセス中、バンシベーション膜として５
ｉ）Ｎ４をつける前後で、ドレイン電圧（ＶＤ ）対ド
レイン電流（ＩＤ ）の直流特性（第６図参照）のルー
プが消失するか又はそのまま残るかが、軸方向に関係し
てくる。
ｉ）Ｎ４をつける前後で、ドレイン電圧（ＶＤ ）対ド
レイン電流（ＩＤ ）の直流特性（第６図参照）のルー
プが消失するか又はそのまま残るかが、軸方向に関係し
てくる。
ゲート方向 （０１１） （ＯＩＴ）前
ループあり ループあり後 ループ消失
ループ残る（２）組立前後でドレイン電圧対ドレイ
ン電流の直流特性１例えば第６図におけるドレイン電流
を５Ｖとした時のドレイン電流、が変動する。
ループあり ループあり後 ループ消失
ループ残る（２）組立前後でドレイン電圧対ドレイ
ン電流の直流特性１例えば第６図におけるドレイン電流
を５Ｖとした時のドレイン電流、が変動する。
前記問題点は次の物理的要因から発生する。
（ａ）半導体の表面準位
（ｂ）圧電効果
即ち、第１の問題は次のように考えられる。
（０１１）方向をゲートフィンガ方向とした時。
Ｓｉ３ Ｎ ４膜被着前後で、圧電効果による圧電分極
電荷に差が生じる。素子表面の電子濃度は表面準位の影
響を受けて被着前には直流特性にループが現れるが、被
着後は圧電分極電荷による電位が表面の電子濃度を２表
面型位の影響を受けにくい方向へ変化させるため、直流
特性のループが消失する。
電荷に差が生じる。素子表面の電子濃度は表面準位の影
響を受けて被着前には直流特性にループが現れるが、被
着後は圧電分極電荷による電位が表面の電子濃度を２表
面型位の影響を受けにくい方向へ変化させるため、直流
特性のループが消失する。
（ＯＩＴ）方向をゲートフィンガ方向とした時にも圧電
効果は働く。しかし、この場合はＳｉ３ Ｎ ４収液着
後、圧電分極電荷による電位が表面の電子濃度を１表面
型位の影響を受けやすい方向へ変化させるため、 （
０１１）方向の場合とは逆にＳｉ３ Ｎ ４膜被着後で
も表面準位の影響によりループが残る。
効果は働く。しかし、この場合はＳｉ３ Ｎ ４収液着
後、圧電分極電荷による電位が表面の電子濃度を１表面
型位の影響を受けやすい方向へ変化させるため、 （
０１１）方向の場合とは逆にＳｉ３ Ｎ ４膜被着後で
も表面準位の影響によりループが残る。
第２の問題の組立前後における特性変化は内部応力変化
による圧電効果の影響によって生じると考えられる。
による圧電効果の影響によって生じると考えられる。
第７図はチップにいろいろの反りを与えた時のドレイン
電流変化を示す。ドレイン電流は第６図に示すようにゲ
ートソース間電圧（ＶＳＧ） ＯＶ。
電流変化を示す。ドレイン電流は第６図に示すようにゲ
ートソース間電圧（ＶＳＧ） ＯＶ。
ドレイン電圧５■とした時のドレイン電流を測定する。
チップには上に凹、上に凸なる湾曲を繰り返し与える。
図に見るように、 （０１１）方向及び〔０１丁〕方
向をゲートフィンガ方向とするチップのドレイン電流は
チップの湾曲に対して変化するが、その変化の方向は（
０１１）方向と（ＯＩＴ）方向で逆である。
向をゲートフィンガ方向とするチップのドレイン電流は
チップの湾曲に対して変化するが、その変化の方向は（
０１１）方向と（ＯＩＴ）方向で逆である。
以上説明したように、従来は製造工程の前後における特
性変動が大きいという問題を生じていた。
性変動が大きいという問題を生じていた。
本発明はかかる特性変動を抑え、且つ表面準位の影響も
抑えて特性を良好ならしめるＧａＡｓ電界効果型トラン
ジスタを提供することを目的とする。
抑えて特性を良好ならしめるＧａＡｓ電界効果型トラン
ジスタを提供することを目的とする。
第１図は本発明のＧａＡｓ電界効果型トランジスタにお
けるゲートフィンガ方向の範囲を示す。
けるゲートフィンガ方向の範囲を示す。
（１００）面を表面とするＧａＡｓウェハ上に形成され
た電界効果型トランジスタであって、ゲートフィンガの
方向と（０１１）方向とのなす角度が２２°より太きく
４５’より小さいゲートフィンガを有することを特徴と
する電界効果型トランジスタによって、上記問題点は解
決される。
た電界効果型トランジスタであって、ゲートフィンガの
方向と（０１１）方向とのなす角度が２２°より太きく
４５’より小さいゲートフィンガを有することを特徴と
する電界効果型トランジスタによって、上記問題点は解
決される。
（０１１）方向と４５°の角度をなす方向にゲートフィ
ンガ方向をとると、この方向は圧電効果が作用しない方
向であるので、 Ｓｉｎ Ｎ ４膜被着前後で特性の変
動がない。しかし、この方向でも表面準位の影響により
、ドレイン電圧対ドレイン電流特性にループの発生があ
る。
ンガ方向をとると、この方向は圧電効果が作用しない方
向であるので、 Ｓｉｎ Ｎ ４膜被着前後で特性の変
動がない。しかし、この方向でも表面準位の影響により
、ドレイン電圧対ドレイン電流特性にループの発生があ
る。
内部応力に対する圧電効果の影響を避ける上からは（０
１１）方向とのなす角度が４５６となる方向にゲートフ
ィンガ方向をとればよいが、一方。
１１）方向とのなす角度が４５６となる方向にゲートフ
ィンガ方向をとればよいが、一方。
表面準位の影響を考慮すると、 （０１１）方向で圧
電効果が表面準位の影響を抑えて特性を良好ならしめる
。（０１１）方向から離れるにつれて特性は劣化する。
電効果が表面準位の影響を抑えて特性を良好ならしめる
。（０１１）方向から離れるにつれて特性は劣化する。
特性変動を避け、しかも特性そのものを良好ならしめる
範囲として、ゲートフィンガの方向は（０１１）方向と
のなす角度が２２″′より大きく４５６より小さい方向
が選ばれる。
範囲として、ゲートフィンガの方向は（０１１）方向と
のなす角度が２２″′より大きく４５６より小さい方向
が選ばれる。
例えば、 （０１１）方向となす角度が６．８６及び
２１．５ ’のＧａＡｓ電界効果型トランジスタを試作
したが、どちらの場合も圧電効果による特性変動を免れ
ることができなかった。
２１．５ ’のＧａＡｓ電界効果型トランジスタを試作
したが、どちらの場合も圧電効果による特性変動を免れ
ることができなかった。
第２図にウェハ上の素子配置例を示す。ＧａＡｓ（１０
０）基板上にｎ −ＧａＡｓチャネル層を形成し。
０）基板上にｎ −ＧａＡｓチャネル層を形成し。
その上にソース、ゲート、ドレインを形成する。
図に示すようにソース、ゲート、ドレインはゲートフィ
ンガ方向と直角をなす方向にアレー状に配置し、ゲート
フィンガ方向は（０１１）方向とある角度θをなすよう
にする。ソース電極（Ｓ）及びドレイン電極（Ｄ）はＡ
ｕＧｅ／Ａｕ、 またはＴ ｉ ／ Ｐ ｔ ／ Ａ
ｕで、ゲート電極（Ｇ）は旧で形成する。
ンガ方向と直角をなす方向にアレー状に配置し、ゲート
フィンガ方向は（０１１）方向とある角度θをなすよう
にする。ソース電極（Ｓ）及びドレイン電極（Ｄ）はＡ
ｕＧｅ／Ａｕ、 またはＴ ｉ ／ Ｐ ｔ ／ Ａ
ｕで、ゲート電極（Ｇ）は旧で形成する。
次にゲートフィンガ方向と特性変動の関係について説明
する。第３図はウェハ状態の組立前と素子状態の組立後
の直流ドレイン電流変化を示す。
する。第３図はウェハ状態の組立前と素子状態の組立後
の直流ドレイン電流変化を示す。
図に見るようにゲートフィンガ方向が（０１１）方向と
４５″をなす方向では組立の前と後での特性変化は小さ
くプラスマイナス３％以内に入っている。 一方、
（０１１）方向フィンガゲートでは組立後の特性は大幅
に劣化している。
４５″をなす方向では組立の前と後での特性変化は小さ
くプラスマイナス３％以内に入っている。 一方、
（０１１）方向フィンガゲートでは組立後の特性は大幅
に劣化している。
第４図に入力対出力特性を示す。図に見るようにゲート
フィンガ方向が（０１１）方向の時、特性は最も良＜、
（０１１）方向と４５°をなす方向での特性は劣化
する。
フィンガ方向が（０１１）方向の時、特性は最も良＜、
（０１１）方向と４５°をなす方向での特性は劣化
する。
したがって、応力に対する特性の安定性と特性の良さの
兼ね合いから、ゲートフィンガの方向は（０１１）方向
に対して２２°より大きく４５゜より小さく選ばれる。
兼ね合いから、ゲートフィンガの方向は（０１１）方向
に対して２２°より大きく４５゜より小さく選ばれる。
以上説明した様に１本発明によれば１組立前後で特性変
動が小さり、シかも特性良好なＧａＡｓ電界効果型トラ
ンジスタを提供することができる。
動が小さり、シかも特性良好なＧａＡｓ電界効果型トラ
ンジスタを提供することができる。
第１図はゲートフィンガ方向の範囲。
第２図はウェハ上の素子配置例。
第３図は組立前後のドレイン電流変化。
第４図は入力対出力特性。
第５図は従来のゲートフィンガ方向。
第６図はドレイン電圧対ドレイン電流特性。
第７図はチップの反りによるドレイン電流変化〔ｏ ｔ
７３万句 ゲユ１−フィンガ゛方句の択Ｉ目 第 １ 口 徂立泊 １便しヶＥ目箋のドＬイン電り爽貧、γ乙草 ３ 図 又ｈウリ゛畝力特−、丙− 卑４ゾ （ＯｒＴ’Ｊ方同 単５ 図
７３万句 ゲユ１−フィンガ゛方句の択Ｉ目 第 １ 口 徂立泊 １便しヶＥ目箋のドＬイン電り爽貧、γ乙草 ３ 図 又ｈウリ゛畝力特−、丙− 卑４ゾ （ＯｒＴ’Ｊ方同 単５ 図
Claims (1)
- 【特許請求の範囲】 （１００）面を表面とするＧａＡｓウェハ上に形成さ
れた電界効果型トランジスタであって、ゲートフィンガ
の方向と〔０１１〕方向とのなす角度が２２°より大き
く４５°より小さいゲートフィンガを有することを特徴
とする電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013101A JPH01187981A (ja) | 1988-01-22 | 1988-01-22 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013101A JPH01187981A (ja) | 1988-01-22 | 1988-01-22 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187981A true JPH01187981A (ja) | 1989-07-27 |
Family
ID=11823761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013101A Pending JPH01187981A (ja) | 1988-01-22 | 1988-01-22 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187981A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708292A (en) * | 1995-08-29 | 1998-01-13 | Matsushita Electronics Corporation | Power amplification circuit |
-
1988
- 1988-01-22 JP JP63013101A patent/JPH01187981A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708292A (en) * | 1995-08-29 | 1998-01-13 | Matsushita Electronics Corporation | Power amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839529B2 (ja) | 薄膜トランジスタ | |
| US5448096A (en) | Semiconductor device with reduced stress applied to gate electrode | |
| KR970067911A (ko) | 반도체장치 | |
| JPH02271538A (ja) | 半導体装置の製造方法 | |
| JPH01187981A (ja) | 電界効果型トランジスタ | |
| JPH02271537A (ja) | 半導体装置及びその製造方法 | |
| JPS622572A (ja) | Ｆｅｔゲ−トの製法 | |
| JPH04241453A (ja) | 半導体装置及びその製造方法 | |
| JPS60261175A (ja) | 半導体装置 | |
| JP2776716B2 (ja) | 電界効果型トランジスタ | |
| JPS6021574A (ja) | 半導体装置の製造方法 | |
| JPS60119782A (ja) | 半導体装置 | |
| JPS60133761A (ja) | 半導体装置及びその製造方法 | |
| JPS63209179A (ja) | 電界効果トランジスタ | |
| JPS62115875A (ja) | 縦型電界効果トランジスタ | |
| JPS61222269A (ja) | ジヤンクシヨン電界効果トランジスタ | |
| JP2867810B2 (ja) | 半導体装置 | |
| JPH05110098A (ja) | 薄膜ｍｏｓ型トランジスタ | |
| JPH03109725A (ja) | 半導体装置の製造方法 | |
| JPS59205766A (ja) | 電界効果トランジスタ | |
| JPS62122276A (ja) | 化合物半導体装置の製造方法 | |
| JPS60177679A (ja) | 半導体装置 | |
| JPS6129175A (ja) | 半導体装置及びその製造方法 | |
| JPH03257950A (ja) | 砒化ガリウム半導体チップの組み立て方法 | |
| JPS59175773A (ja) | 電界効果トランジスタ |