JPH01185018A - 電流スイツチ回路 - Google Patents

電流スイツチ回路

Info

Publication number
JPH01185018A
JPH01185018A JP828588A JP828588A JPH01185018A JP H01185018 A JPH01185018 A JP H01185018A JP 828588 A JP828588 A JP 828588A JP 828588 A JP828588 A JP 828588A JP H01185018 A JPH01185018 A JP H01185018A
Authority
JP
Japan
Prior art keywords
voltage
current
switch circuit
transistors
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP828588A
Other languages
English (en)
Inventor
Michio Hibi
道夫 日比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP828588A priority Critical patent/JPH01185018A/ja
Publication of JPH01185018A publication Critical patent/JPH01185018A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 差動対を構成するトランジスタを非飽和領域で動作させ
ることにより高速に電流のスイッチングを行う電流スイ
ッチ回路に関し、 負荷に流れる電流への電源電圧の変動による影響を無く
し、該電流への部品のばらつきによる影響を少なくし、
且つ、トランジスタが非飽和9工1域において動作する
ためのDC電圧マージンを大きくして、量産化、および
LSI化にも適したものとすることを目的とし、 第1のトランジスタをコレクタ、エミッタ方向に接続す
る第1の電流経路、および第2のトランジスタを該第1
のトランジスタと同方向に接続する第2の電流経路を有
し、該第1の電流経路および第2の電流経路それぞれの
一端は第1の電圧源に接続し、他端は抵抗を介して第2
の電圧源に接続してなり、前記第1および第2のトラン
ジスタは、差動入力信号を構成する1対の信号の一方お
よび他方を、それぞれのベース端子に印加し、該差動入
力信号によって、該第1のトランジスタを含む第1の電
流経路と第2のトランジスタを含む第2の電流経路の内
、一方をオン、他方をオフとする電流スイッチ回路にお
いて、前記1対の信号の電圧を、それぞれ前記抵抗の両
端の電圧に応じてシフトさせて、該両端の電圧を一定に
保つ定電流制御部を設けるように構成する。
〔産業上の利用分野〕
本発明は電流スイッチ回路に関し、特に、差動対を構成
するトランジスタを非飽和領域で動作させることにより
高速に電流のスイッチングを行う電流スイッチ回路に関
する。
高速なディジタル伝送等を行う通信の分野においては、
使用される回路に高速な動作が要求される。特に、光通
信の分野においては、電気信号を光信号に変換するため
に、発光ダイオードを高速に駆動する必要がある。その
ため、エミッタ結合形論理回路(ECL)と同様に、差
動対を構成するトランジスタを非飽和領域で動作させる
ことにより高速に電流のスイッチングを行うことができ
る電流スイッチ回路がもちいられる。しかしながら、こ
のような電流スイッチ回路においては、スイッチ・オン
状態における駆動電流が諸々の原因によって変動すると
いう問題がある。このことは特に、上記のような光通信
の分野では、光信号の強度の変動を意味するため、重大
である。こうして、電流スイッチ回路において駆動電流
を安定化する技術が要望されていた。
〔従来の技術、および発明が解決しようとする課題〕
第4図は、従来の電流スイッチ回路の例として、発光ダ
イオード駆動回路の構成を示すものである。
第4図において、1および2が前述の差動対を構成する
トランジスタである。破線100で示されるのは、通常
のエミッタ結合形論理回路(E CL)tCであって、
該tF、cL−IC100内の1対のエミッタフォロア
出力から、差動入力信号を構成する1対の信号が出力さ
れ、該1対の信号は、それぞれ、抵抗71と72、ある
いは、抵抗81と82によって分圧された後、前記トラ
ンジスタlおよび2それぞれのベース端子に印加される
。また、該トランジスタlには電流制限用の抵抗5が直
列に接続され、トランジスタ2には、負荷として、発光
ダイオード40が直列に接続されている。
これらの直列接続それぞれの一方の端子となるトランジ
スタ1および2のエミッタ端子同士は接続され、該エミ
ッタ方向と低電圧源V−との間には電流制御用のトラン
ジスタ96と抵抗3との直列接続が接続されている。ま
た、前記トランジスタlと抵抗5との直列接続およびト
ランジスタ2と発光ダイオード40との直列接続の他方
の端子は、共に、高電圧源としての信号接地GNDレベ
ルに接続されている。さらに、トランジスタ96のベー
ス端子には、基準電圧発生回路97より、一定の基準電
圧が印加される。以上の構成により、ECL−IC10
0より高速の差動入力信号が出力されると、これに応じ
た電圧が差動対を形成するトランジスタlおよび2のベ
ース端子に印加され、381−ランジスタ1および2の
一方がオン、他方がオフとなる。したがって、トランジ
スタ2のオン、オフに応じて、発光ダイオード40もオ
ン、オフする。
ところで、上記の例のような従来の電流スイッチ回路に
は、以下に示すような問題がある。
(ll  負荷に流れる電流(上記の例では発光ダイオ
ード駆動電流)が電源電圧によって変動する。
(2)部品のばらつきにより負荷に流れる電流値がばら
つ(。
(3)トランジスタの非飽和領域における動作のための
DC電圧マージンが小さい。
まず、(1)については、第4図に示されるような従来
の電流スイッチ回路においては、負荷側のトランジスタ
2がオンのとき、負荷と直列に接続されるトランジスタ
96のベース電圧が一定に保持されるだけであるので、
例えば、電源電圧VEEの変動はそのまま負荷に流れる
電流の変動となって現れる。
(2)についても同様であって、トランジスタ2゜96
のオン抵抗、および、抵抗3の抵抗値等のばらつきによ
って、負荷に流れる電流値が異なる。
(3)については、負荷に直列に抵抗3および2つのト
ランジスタ2および96が接続されているため、各トラ
ンジスタが非飽和領域において動作するのためのDC電
圧マージンが小さくなっており、バイアス点の設定が難
しくなっている。このことは、上記(2)の問題点とと
もに、量産化、さらには、LSI化を難しくする原因と
なっている。
本発明は上記の問題点に鑑み、なされたもので、負荷に
流れる電流への電源電圧の変動による影響を無くし、該
電流への部品のばらつきによる影響を少なくし、且つ、
トランジスタが非飽和領域において動作するためのDC
電圧マージンを大きくして、量産化、およびLSI化に
も通した電流スイッチ回路を提供することを目的とする
ものである。
〔課題を解決するための手段〕
第1図は本発明の基本構成図である。本図において、■
1およびV2で示されるのは、それぞれ、第1の電圧源
、および第2の電圧源である。そして、1および2はト
ランジスタ、3および5は抵抗、4は負荷である。
第1図の構成においては、トランジスタlをコレクタ、
エミッタ方向に接続する第1の電流経路と、トランジス
タ2を該トランジスタlと同方向に接続する第2の電流
経路を有し、該第1の電流経路および第2の電流経路そ
れぞれの一端は第1の電圧源v1に接続され、他端は抵
抗3を介して第2の電圧源V2に接続される。
これらの第1および第2のI・ランジスタ1,2は、差
動入力信号を構成する1対の信号の一方および他方を、
それぞれのベース端子に印加し、該差動入力信号によっ
て、該第1のトランジスタlを含む第1の電流経路と第
2のトランジスタ2を含む第2の電流経路の内、一方を
オン、他方をオフとするものである。負荷4は該第2の
電流経路において該第2のトランジスタ2と直列に接続
されている。なお、トランジスタ1および2は、それぞ
れ非飽和領域で動作するように設定される。
本発明により、前記1対の信号の経路には、該1対の信
号の電圧を、それぞれ前記抵抗3の両端の電圧に応じて
シフトさせて、前記トランジスタ1および2それぞれの
ベース端子に印加することにより、該両端の電圧を一定
に保つ定電流制御部7.8が設けられている。
〔作 用〕
前述のトランジスタ1および2は、前記差動入力信号に
応じて一方がオン、他方がオフとなる。
該トランジスタ2がオンのとき、前記抵抗3の両端の電
圧は、前記第2の電流経路において該トランジスタ2の
コレクタ、エミッタ間を流れる電流、すなわち、抵抗3
を流れる電流に応じて変化するので、該抵抗3の両端の
電圧を一定に保つことにより、前記第2の電流経路を流
れる電流、すなわち、負荷4を流れる電流を一定に保つ
ことができる。
また、トランジスタlおよび2に対して、前記のような
差動入力信号に応じた動作をさせるために、前述のシフ
トは、該差動入力信号を構成する1対の信号のそれぞれ
に対して等しく行う必要がある。
第1図の構成によれば、抵抗3の両端の電圧に基づいて
制御を行うので、第1図の構成の動作は、電源電圧の変
動によらず、抵抗3の抵抗値等、部品のばらつきによる
影響も少ない。
さらに、従来の構成に比較して電流経路に接続されるト
ランジスタの数が少なくなったことにより、トランジス
タを非飽和領域で動作させるためのDC電圧マージンが
大きくなっている。
〔実施例〕
第2図は本発明の実施例の構成を示す図である。
第2図において、トランジスタ■および2、抵抗3およ
び5、そして、負荷として接続される発光ダイオード4
0からなる構成は、前述の第4図の構成と同様である。
そして、第2図においては、第1図の第1の電圧源V1
に対応するものは信号接地GNDであり、第1図の第2
の電圧源V2に対応するものは低電圧源■、である。ト
ランジスタlおよび2のベース端子には、それぞれトラ
ンジスタ11および21のエミッタ端子が接続され、該
トランジスタ11.21のツレフタ端子はそれぞれ上記
GNDに接続され、該トランジスタ11゜21それぞれ
のベース端子には前述の第4図の構成におけると同様な
エミッタ結合形論理回路(E’CL)IC100の1対
のエミッタフォロワ出力端子からの差動入力信号を分圧
したものが印加されている。該差動入力信号をトランジ
スタ11および21を介してトランジスタlおよび2の
ベース端子に印加しているのは、E’CL−IC100
との間の信号レベルの調整のためである。
上記差動入力信号を構成する1対の信号に対する分圧は
、それぞれ、前述の第4図の構成と同様の抵抗71と7
2とによる分圧の構成、および、抵抗81と82による
分圧の構成に加え、該抵抗72と並列にトランジスタ7
0と抵抗73との直列接続を、そして、該抵抗82と並
列にトランジスタ80と抵抗83との直列接続を接続す
る構成により行なわれる。すなわち、該トランジスタ7
0および80のベース電位によって、該差動信号を構成
する各信号成分それぞれの分圧比が調整可能な構成とな
っている。
上記トランジスタ70および80のベース端子に印加さ
れる電圧は、以下に述べるような、M 4j雷電圧生部
と、該基準電圧発生部において発生された5 t4%電
圧と、前記トランジスタlおよび2のエミッタ電圧との
差に応じた電圧を出力する差動増幅部からなる構成によ
って発生される。
該基準電圧発生部は、第2図において91で示される抵
抗と92で示されるツェナ・ダイオ−1′によって構成
される。抵抗91の一端は前記GNDに接続され、該1
氏抗91の他端はツェナ・ダイオード92の高電圧側端
子に接続される。そして、該ツェナ・ダイオード92の
低電圧側端子は前記低電圧源VEEに接続される。これ
により、該ツェナ・ダイオード92の両端には、一定の
電位差が発生し、いいかえれば、該抵抗91と該ツェナ
・ダイオード92の接続点には、該低電圧源Vttに対
して一定の電位差を有する電圧が発生し、これが前記基
準電圧となる。
上記差動増幅部は演算増幅器60を中心に構成され、該
演算増幅器60の出力端子と反転入力端子との間は帰還
抵抗61により接続され、前記基準電圧はこの反転入力
端子に接続される。前記トランジスタ1および2のエミ
ッタ端子電圧は、該トランジスタlおよび2の側から該
演算増幅器60の側への高周波ノイズの漏洩を防止する
ための抵抗63および65を介して該演算増幅器60の
非反転入力端子に印加される。また、該抵抗63と抵抗
65との接続点と前記GNDとの間には、ノイズ除去用
のコンデンサ64が接続され、該演算増幅器600反転
入力端子と該GNDとの間にも同しくノイズ除去用のコ
ンデンサ67が接続される。以上の構成により、該演算
増幅′a60の出力端子には、前記トランジスタ1およ
び2のエミッタ端子の電圧と上記基準電圧との差に応じ
た電圧が発生し、この出力電圧が前記のトランジスタ7
0および80のベース端子に並列に印加される。こうし
て、例えば、トランジスタ2がオンのときに該トランジ
スタ2に直列に接続される発光ダイオード40に流れる
電流が多くなると、抵抗3の両端の電流が上昇し、抵抗
3の両端の電圧、すなわち、前記低電圧源VEEに対す
るトランジスタ2のエミッタ端子の電圧が上界する。こ
れにより、該演算増幅器60の出力電圧も上昇し、この
出力がトランジスタ70および80のベース端子に印加
されると該トランジスタ70および80それぞれのオン
抵抗を減少させ、該トランジスタ70および80のコレ
クタ電位、すなわち、トランジスタ1および2のベース
電圧を低下させる。
したがって、該トランジスタ2のオン抵抗が増加し、発
光ダイオード40を流れる電流が減少させられる。逆に
、該発光ダイオードを流れる電流が減少して抵抗3の両
端の電圧が低下すれば、上記と逆の作用により、該トラ
ンジスタ2のオン抵抗が減少させられる。このようにし
て、該トランジスタ20ベース電圧、すなわら、オン抵
抗は、該抵抗3の両端の電圧を一定に保つように制御さ
れ、該両端の電圧は発光ダイオード40を流れる電流に
対応するので、結局、該発光ダイオード40を流れる電
流が一定に保たれるような制御が行なわれる。
さらに、第2図の構成においては、該演算増幅器60の
出力端子と該GNDとの間には抵抗62が接続される。
抵抗62は、電源投入時、あるいは、切断時等の過渡状
態において、該演算増幅器60の出力が確定しないとき
に該演算増幅器60の出力、すなわち、前記トランジス
タ70および80のベース電位を強制的に前記GNDレ
ベルとするためのものである。これにより、電源投入時
等の過渡状態においては、トランジスタ70および80
のオン抵抗が最も小さくなり、トランジスタ1および2
のベース電圧は最も低い状態となって、該トランジスタ
1あるいは2に過大な電流が流れることはなくなる。
第3図は、第2図の基準電圧発生部として用い得る他の
構成として、温度補償機能を有する基準電圧回路の構成
例を示すものである。
一般に発光ダイオード40の光出力は、駆動型、流を一
定とした場合、温度の上昇とともに0.3〜0、6%/
’c程度低下する。そのため、温度上昇の際の光出力の
低下を補償するためには、該温度の上昇に応じて駆動電
流を増加させる必要がある。
第3図においては、前記GNDレベルから順方向にシリ
コン・ダイオード93および94を直列に接続し、更に
、前記低電圧源VIEとの間に抵抗95を接続して該ダ
イオード94と抵抗95との間より基準電圧V REF
を取り出している。シリコン・ダイオードの1頃方向電
圧は温度の上昇とともに0.2〜0.3%/℃程度低下
する温度特性を有している。したがって、第3図の構成
による基準電圧V□、は、温度の上昇とともに前記発光
ダイオード40の光出力の低下分と同程度」−昇する。
こうして、前記演算増幅器60の出力は、上記の程度低
下して、トランジスタ80のオン抵抗を増加させ、l・
ランジスタ2のベース電圧を上昇させてオン抵抗を低下
させることにより該発光ダイオード40の駆動電流を増
加させる。よって、光出力レベルの温度補償が可能とな
る。
以上述べたように、第2図の構成によれば、電源電圧が
変動しても光出力が一定であり、部品のばらつきによる
影響も少なく、トランジスタの非飽和領域における動作
のためのDC電圧マージンも比較的大きいことによりバ
イアス点の設定も比較的容易であり、したがって、量産
化、およびLSI化にも適した発光ダイオード駆動回路
が実現される。さらに、第2図の構成によれば、電源投
入時、あるいは、切断時等の過渡状態においても発光ダ
イオードに過大電流が流れることがない。
そして、さらに、第3図の構成によれば、温度が変動し
ても光出力がほぼ一定となる。
〔発明の効果〕
本発明によれば、負荷に流れる電流への電源電圧の変動
による影響を無くし、該電流への部品のばらつきによる
影響を少なくし、且つ、トランジスタが非飽和領域にお
いて動作するためのDC電圧マージンを大きくして、量
産化、およびLSI化にも適した電流スイッチ回路を実
現することができる。
【図面の簡単な説明】
第1図は本発明の基本構成図、 第2図は本発明の実施例の構成図、 第3図は基準電圧発生回路の構成例を示す図、そして 第4図は従来の発光ダイオード駆動回路の構成図である
。 〔符号の説明〕 1.2,11,21,70,80,101゜102・・
・トランジスタ、 4・・・負荷、      7,8・・・定電流制御部
、40・・・発光ダイオード、60・・・演算増幅器、
92・・・ツェナ・ダイオード、 93.94・・・シリコン・ダイオード、100・・・
エミッタ結合形論理回路IC0■2 本発明の基本構成図 第1図 本発明の実施例の構成図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、第1のトランジスタ(1)をコレクタ、エミッタ方
    向に接続する第1の電流経路、および第2のトランジス
    タ(2)を該第1のトランジスタ(1)と同方向に接続
    する第2の電流経路を有し、該第1の電流経路および第
    2の電流経路それぞれの一端は第1の電圧源(V_1)
    に接続し、他端は抵抗(3)を介して第2の電圧源(V
    _2)に接続してなり、 前記第1および第2のトランジスタ(1、2)は、差動
    入力信号を構成する1対の信号の一方および他方を、そ
    れぞれのベース端子に印加し、該差動入力信号によって
    、該第1のトランジスタ(1)を含む第1の電流経路と
    第2のトランジスタ(2)を含む第2の電流経路の内、
    一方をオン、他方をオフとする電流スイッチ回路におい
    て、前記1対の信号の電圧を、それぞれ前記抵抗(3)
    の両端の電圧に応じてシフトさせて、該両端の電圧を一
    定に保つ定電流制御部(7、8)を設けることを特徴と
    する電流スイッチ回路。 2、前記1対の信号の各々は、それぞれ分圧回路を経て
    前記それぞれのベース端子に印加され、該分圧回路にお
    ける分圧比は、前記両端の電圧に応じた電圧をベース端
    子に印加される第3および第4のトランジスタ(70、
    80)によって制御される請求項1記載の電流スイッチ
    回路。 3、前記第3および第4のトランジスタ(70、80)
    のベース端子に印加される電圧は、前記第1および第2
    の電流経路それぞれの前記他端の電圧と、前記第2の電
    圧源(V_2)の電圧に基づいて定められる所定の基準
    電圧との差に応じて定められる請求項2記載の電流スイ
    ッチ回路。 4、前記第1および第2の電圧源(V_1、V_2)の
    何れか一方は信号接地(GND)レベルであって、 前記差動入力信号を構成する前記1対の信号は、それぞ
    れ、前記第1および第2のトランジスタ(1、2)それ
    ぞれのベース端子と並列に前記第3および第4のトラン
    ジスタ(70、80)のそれぞれを接続する第3および
    第4の電流経路に印加され、 該第3および第4のトランジスタ(70、80)のそれ
    ぞれのベース端子と前記信号接地レベルとの間に抵抗(
    62)を接続する請求項3記載の電流スイッチ回路。 5、前記シフトは、前記他端の電圧と前記所定の基準電
    圧との差に応じて行なわれ、該基準電圧は、前記第1お
    よび第2の電流経路の何れかに接続される負荷(4)の
    温度特性を補償するように設定される請求項3記載の電
    流スイッチ回路。 6、前記第2の電流経路に発光ダイオード (40)を接続し、前記基準電圧は、前記第1および第
    2の電圧源(V_1、V_2)の間を順方向に接続され
    たダイオード(93、94)と抵抗(95)とによって
    分圧することにより定める請求項5記載の電流スイッチ
    回路。
JP828588A 1988-01-20 1988-01-20 電流スイツチ回路 Pending JPH01185018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP828588A JPH01185018A (ja) 1988-01-20 1988-01-20 電流スイツチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP828588A JPH01185018A (ja) 1988-01-20 1988-01-20 電流スイツチ回路

Publications (1)

Publication Number Publication Date
JPH01185018A true JPH01185018A (ja) 1989-07-24

Family

ID=11688907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP828588A Pending JPH01185018A (ja) 1988-01-20 1988-01-20 電流スイツチ回路

Country Status (1)

Country Link
JP (1) JPH01185018A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219814A (ja) * 1984-04-16 1985-11-02 Canon Inc 駆動回路
JPS62236208A (ja) * 1986-04-08 1987-10-16 Nec Corp 半導体発光素子の駆動回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219814A (ja) * 1984-04-16 1985-11-02 Canon Inc 駆動回路
JPS62236208A (ja) * 1986-04-08 1987-10-16 Nec Corp 半導体発光素子の駆動回路

Similar Documents

Publication Publication Date Title
IL133819A (en) Fast semiconductor laser driving circuits
KR100192628B1 (ko) 온도 보상 회로
GB2224900A (en) Bias voltage generator suitable for push-pull amplifier
US7480463B2 (en) LED drive circuit
JPH04233812A (ja) プッシュプル出力回路
KR940027322A (ko) 반도체 집적회로장치
US20020053929A1 (en) Current/voltage converter and D/A converter
JP3483721B2 (ja) 発光ダイオード駆動回路
JP2019135740A (ja) レーザ駆動回路及び光送信器
JPH01185018A (ja) 電流スイツチ回路
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
JP5351215B2 (ja) 信号出力回路
JP4238106B2 (ja) 論理回路
US20050231258A1 (en) Static flip-flop circuit
JP4790306B2 (ja) レーザダイオード駆動回路
KR100420689B1 (ko) 버퍼회로
KR20010074941A (ko) 전자 회로
US4258274A (en) Double balance type switching circuit
US5331229A (en) CMOS/ECL signal level converter
US6222391B1 (en) Semiconductor integrated circuit
WO2022249287A1 (ja) ドライバ回路、送信機および通信システム
US20200228119A1 (en) Lower voltage switching of current mode logic circuits
KR100577552B1 (ko) 반도체 메모리 장치의 내부 전압 변환회로
US6211660B1 (en) MOS transistor output circuits using PMOS transistors
JPH04267571A (ja) レーザダイオード駆動回路