JPH01183192A - Flexible printed wiring board and manufacture thereof - Google Patents

Flexible printed wiring board and manufacture thereof

Info

Publication number
JPH01183192A
JPH01183192A JP781088A JP781088A JPH01183192A JP H01183192 A JPH01183192 A JP H01183192A JP 781088 A JP781088 A JP 781088A JP 781088 A JP781088 A JP 781088A JP H01183192 A JPH01183192 A JP H01183192A
Authority
JP
Japan
Prior art keywords
conductor layer
metal foil
layer
circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP781088A
Other languages
Japanese (ja)
Inventor
Masahiro Kaizu
雅洋 海津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP781088A priority Critical patent/JPH01183192A/en
Publication of JPH01183192A publication Critical patent/JPH01183192A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE:To place a high density circuit by forming a height difference on a plated layer covering the surface of a metal foil provided on the base film of a conductor layer. CONSTITUTION:A plated layer 5 made of electrolytic copper is formed on the part of a metal foil 1 for forming a circuit pattern to provide a conductor layer 6A made of the foil 1, and a conductor layer 6B covering the surface of the foil 1 with the layer 5, and a height difference with the surface of an insulating film 3 as a reference is formed on these surfaces. Thus, by utilizing the height difference provided on the conductor layer, a circuit element or jumper wire or the like is provided to be superposed in a three-dimensional manner, components disposed on the lower part of the conductor layer is held at the high part of the conductor layer, and adjacent low conductor layers are isolated therebetween by the high conductor layer to prevent a bridge at the time of soldering from occurring.

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はフレキシブルプリント配線板に係り、特に、高
密度集積回路を有する各種電子回路の搭載に好適なフレ
キシブルプリント配線板に関するものである。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a flexible printed wiring board, and particularly to a flexible printed wiring board suitable for mounting various electronic circuits having high-density integrated circuits.

「従来の技術」 一般にフレキシブルプリント配線板(以下FPCと略記
する)は、可視性を有するベースフィルムの全面に接着
剤により金属箔を接着してなる積層板(以下CCLと略
記する)を用いて、前記導体層をエツチング処理するこ
とにより所定の回路パターンを形成した構成となってい
る。
"Prior Art" Generally, flexible printed wiring boards (hereinafter abbreviated as FPC) use a laminate (hereinafter abbreviated as CCL) made by bonding metal foil to the entire surface of a visible base film with an adhesive. , a predetermined circuit pattern is formed by etching the conductor layer.

上記CCLは、エツチング処理することにより、第10
図に示すように、二次元的な回路パターンを構成する金
属箔1が接着剤層2によってベースフィルム3A上に固
着されたFPCとして使用される。そして、エツチング
処理された配線板は、第11図に示すように、金属箔1
の表面に接着剤層2を介してカバーレイフィルム(以下
CLと略記する)3Bをラミネートすること、あるいは
、カバーコート材を用いたコーティング皮膜を設けるこ
とにより、外部と電気的に導通させるべき箇所を除いて
被覆されて、前記金属箔1が保護されるようになってい
る。
By etching the above CCL, the 10th
As shown in the figure, a metal foil 1 constituting a two-dimensional circuit pattern is used as an FPC fixed on a base film 3A with an adhesive layer 2. Then, as shown in FIG. 11, the etched wiring board is coated with metal foil 1.
By laminating a coverlay film (hereinafter abbreviated as CL) 3B on the surface of the adhesive layer 2 or by providing a coating film using a cover coat material, the area to be electrically connected to the outside. The metal foil 1 is protected by being coated except for the metal foil 1.

また上記FPCにおいては、外部と電気的に導通させる
べき箇所、あるいは、導体層を複数層に互って設けよう
とする場合に各導体層間の電気的導通をとるべき箇所、
例えば、ランド部、コネクタ接続部などとなる導体に、
銅、ニッケル、アルミニウムなどによる鍍金処理が必要
に応じて施されて鍍金金属層4が形成され、この場合、
鍍金処理が不要な部分にマスキング材を設けるか、前記
CLもしくはコーティング皮膜を利用してマスキング材
に代用させるようにしている。
In addition, in the above-mentioned FPC, there are locations where electrical continuity should be established with the outside, or locations where electrical continuity between each conductive layer should be established when multiple conductor layers are provided one after the other.
For example, for conductors that become lands, connector connections, etc.
Plating treatment with copper, nickel, aluminum, etc. is performed as necessary to form a plating metal layer 4, in which case,
A masking material is provided in areas where plating is not required, or the CL or coating film is used in place of the masking material.

「発明が解決しようとする課題」 ところで上記構造のFPCに搭載される回路は、さらに
性能を向上させるべく複雑化する傾向があり、これにと
もなって回路を高密度化したいという要求がある。そこ
で、回路パターンの細密化によって2次元平面内におけ
る密度を高めることが考えれるが、細密化にはおのずと
限界があり、また細密化にともない、前記エツチング処
理、あるいは鍍金処理にも高い精度が要求されることと
なって、生産効率の低下、あるいは、不良品の発生によ
る製造歩留りの低下など、コストアップの要因が種々発
生する傾向があった。
``Problems to be Solved by the Invention'' By the way, the circuits mounted on the FPCs having the above structure tend to become more complex in order to further improve their performance, and along with this, there is a demand for higher density circuits. Therefore, it is possible to increase the density within a two-dimensional plane by making the circuit pattern finer, but there is a natural limit to finer circuit patterns, and with finer circuit patterns, higher precision is required for the etching process or plating process. As a result, various factors tend to increase costs, such as a decrease in production efficiency or a decrease in manufacturing yield due to the occurrence of defective products.

本発明は上記事情に鑑みて提案されたもので、高密度回
路の搭載が可能なFPCを得ることを目的とするもので
ある。
The present invention was proposed in view of the above circumstances, and an object of the present invention is to obtain an FPC on which high-density circuits can be mounted.

1 「課題を解決するための手段」 上記目的を達成するため、 第1の発明は、可撓性を持ったベースフィルムの表面に
選択的に導体層を設けることにより回路を形成してなる
フレキシブルプリント配線板において、前記導体層のベ
ースフィルムの表面に設けられた金属箔の表面を覆う鍍
金層に高低差を設けてフレキシブルプリント配線板を構
成してなり、第2の発明は、可撓性を持ったベースフィ
ルムの表面に金属箔により回路を形成する行程と、形成
された金属箔の表面に異なる厚さの鍍金を施す行程とに
より第1の発明のフレキシブルプリント配線板の製造方
法を構成してなり、 第3の発明は、可撓性を持ったベースフィルムの表面に
選択的に高低差が設けられた金属箔により回路を形成す
る行程と、形成された金属箔の表面にほぼ均一な厚さの
鍍金を施す行程とにより第1の発明のフレキシブルプリ
ント配線板の製造方法を構成してなるものである。
1 "Means for Solving the Problem" In order to achieve the above object, the first invention provides a flexible base film in which a circuit is formed by selectively providing a conductor layer on the surface of a flexible base film. In the printed wiring board, a flexible printed wiring board is constructed by providing height differences in the plating layer covering the surface of the metal foil provided on the surface of the base film of the conductor layer, and the second invention provides a flexible printed wiring board. The method for manufacturing a flexible printed wiring board according to the first invention is comprised of a step of forming a circuit with metal foil on the surface of a base film having The third invention includes a step of forming a circuit using a metal foil having selective height differences on the surface of a flexible base film, and a step of forming a circuit on the surface of the formed metal foil almost uniformly. The method for manufacturing a flexible printed wiring board according to the first aspect of the invention includes the step of applying plating to a certain thickness.

「作用」 第1の発明の構成によれば、導体層に設けられた高低差
を利用して、回路素子、あるいはジャンパー線等を3次
元的に重ねて設けること、あるいは、導体層の低い部分
に配置した部品を導体層の高い部分で保持すること、さ
らには、隣接する低い導体層の間を高い導体層によって
隔離して、はんだ付は時のブリッジの発生を防止するこ
とができる。
"Function" According to the configuration of the first invention, circuit elements or jumper wires, etc. can be provided three-dimensionally overlapping each other by utilizing the height difference provided in the conductor layer, or the lower part of the conductor layer can be stacked three-dimensionally. It is possible to prevent the occurrence of bridging during soldering by holding components placed in the upper part of the conductor layer at a higher part of the conductor layer, and by separating adjacent lower conductor layers by the higher conductor layer.

また、第2、第3の発明により、上記の特徴を持ったF
PCを製造することができる。
Further, according to the second and third inventions, an F having the above-mentioned characteristics is provided.
PCs can be manufactured.

「実施例」 以下、図面を参照して本発明の一実施例を説明する。な
お、図中従来例と共通の部分には同一符号を付し、説明
を簡略化する。
"Embodiment" Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the figure, parts common to the conventional example are given the same reference numerals to simplify the explanation.

第1図および第2図は本発明の第1実施例を示すもので
ある。
1 and 2 show a first embodiment of the present invention.

このFPCは、第10図の従来例と同様に構成されて回
路パターンを構成する金属箔1の一部に電解銅からなる
鍍金層5を設けることにより、金属箔1そのものからな
る導体層6Aと、金属箔1の表面を鍍金層5で覆ってな
る導体層6Bとを設けて、これらの表面に、絶縁フィル
ム3の表面を基準とする高低差を生じさせた構成となっ
ている。
This FPC is constructed in the same manner as the conventional example shown in FIG. 10, and by providing a plating layer 5 made of electrolytic copper on a part of the metal foil 1 constituting the circuit pattern, a conductor layer 6A made of the metal foil 1 itself is formed. , a conductor layer 6B formed by covering the surface of the metal foil 1 with a plating layer 5 is provided, and a height difference is created between these surfaces with respect to the surface of the insulating film 3.

上記構成のFPCを製造する場合、まず、積層板(CC
L)の表面をエツチングする通常の手法により所定の回
路パターンを形成し、次いで、鍍金層5を設けるべき部
分以外の金属箔1の表面に鍍金マスクを施し、その後電
解銅鍍金を施すことにより、第1図に示すように、金属
箔1そのものからなる低い導体層6Aと、金属箔1の表
面を鍍金層5で被覆してなる高い導体層6Bとが形成さ
れる。そして、以上のようにして高低差をもって形成さ
れた導体層6A・6Bの表面は、その使用目的に応じて
ニッケル、アルミニウム、はんだ等の金属を蒸着し、あ
るいは鍍金処理した後、使用に供される。なお、実施例
の図面においては、前記導体層6A・6Bの表面に蒸着
されあるいは鍍金処理された金属の層、および、導体層
6A・6Bの表面を覆うカバーレイフィルム等の保護層
の表示を省略した。
When manufacturing an FPC with the above configuration, first, a laminate (CC
A predetermined circuit pattern is formed by the usual method of etching the surface of L), then a plating mask is applied to the surface of the metal foil 1 other than the part where the plating layer 5 is to be provided, and then electrolytic copper plating is applied. As shown in FIG. 1, a low conductor layer 6A made of the metal foil 1 itself and a high conductor layer 6B made by covering the surface of the metal foil 1 with a plating layer 5 are formed. The surfaces of the conductor layers 6A and 6B, which are formed with a difference in height as described above, are put into use after being vapor-deposited or plated with metals such as nickel, aluminum, and solder, depending on the purpose of use. Ru. In addition, in the drawings of the embodiments, a metal layer deposited or plated on the surfaces of the conductor layers 6A and 6B, and a protective layer such as a coverlay film that covers the surfaces of the conductor layers 6A and 6B are not shown. Omitted.

このようにして構成されたFPCにあっては、第2図に
示すように、低い導体層6Aの両側に設けられた高い導
体層6B・6Bを、例えば、銅、アルミニウム、金等の
金属からなる導体線7で電気的に接続することができる
とともに、この導体線7が低い導体層6Aに接触するこ
とがないから、従来のFPCにおいて基板の表裏両面に
回路導体を設け、あるいはジャンパー線を用いない限り
実現し得なかったいわゆるクロスオーバーs路、すなわ
ち、平面図を描いた場合に回路導体が交差する如く表現
されるようにパターンが交錯した回路を実現することが
できる。
In the FPC constructed in this way, as shown in FIG. 2, the high conductor layers 6B and 6B provided on both sides of the low conductor layer 6A are made of metal such as copper, aluminum, or gold. It is possible to electrically connect with the conductor wire 7, and the conductor wire 7 does not come into contact with the lower conductor layer 6A, so in conventional FPC, circuit conductors are provided on both the front and back surfaces of the board, or jumper wires are installed. It is possible to realize a so-called cross-over path, that is, a circuit in which patterns intersect so that when a plan view is drawn, the circuit conductors appear to intersect.

次いで、第3図は本発明の第2実施例を示すもので、こ
の実施例のFPCは、積層板(CCL)上で所定のパタ
ーンにエツチングされた金属箔の表面を選択的にマスキ
ングした後、鍍金またはエツチングすることにより、そ
れぞれ高低差を持った導体層8・8を設けた構成となっ
ている。
Next, FIG. 3 shows a second embodiment of the present invention, in which the FPC of this embodiment is produced by selectively masking the surface of a metal foil etched in a predetermined pattern on a laminated board (CCL). By plating or etching, conductor layers 8, 8 each having a height difference are provided.

この第2実施例においては、導体層8・8にフラットパ
ッケージ部品9のリード線9aをそれぞれ接続するとと
もに、前記導体層8・8の間の低い導体層6A上にチッ
プ部品(リード線を持たない部品)10を設けることに
より、フラットパッケージ部品9からなる高部回路と、
チップ部品l0からなる低部回路とを3次元的に配置す
ることができる。また、前記フラットパッケージ部品9
は、導体層8・8上にいわゆるかさ上げ状態で配置され
るから、格別にリード線9aを長くすることなくチップ
部品10上をまたぐことができ、したがって、高部回路
用、低部回路用のいずれにも、同一仕様の(すなわち低
部回路用の短い脚を持った)フラットパッケージ部品を
適用することが可能となって汎用性が高められる。また
、第3図において、低部回路にチップ部品10のない高
部品回路のみにフラットパッケージ部品9を実装したF
PCも実現可能である。
In this second embodiment, the lead wires 9a of the flat package component 9 are connected to the conductor layers 8, 8, respectively, and the chip component (having the lead wires) is placed on the low conductor layer 6A between the conductor layers 8, 8. By providing the component (not included) 10, the upper circuit consisting of the flat package component 9,
The lower circuit consisting of the chip component 10 can be arranged three-dimensionally. Further, the flat package component 9
Since the lead wires 9a are arranged in a so-called raised state on the conductor layers 8, 8, they can straddle the chip components 10 without making the lead wires 9a particularly long. It becomes possible to apply flat package parts with the same specifications (that is, with short legs for the lower circuit) to both, increasing versatility. In addition, in FIG. 3, an F is shown in which the flat package component 9 is mounted only in the high component circuit without the chip component 10 in the lower circuit.
A PC is also possible.

次いで、第4図は本発明の第3実施例を示すもので、導
体層8Aに高低差を設けることにより形成された「谷」
の部分にチップ部品10を配置するようにした構成とな
っている。
Next, FIG. 4 shows a third embodiment of the present invention, in which a "valley" is formed by providing a height difference in the conductor layer 8A.
The structure is such that the chip component 10 is placed in the area.

このように、導体層8Aに高低差を持たせることによっ
て生じた「谷」の部分にチップ部品10を保持させるこ
とにより、はんだ付は前の段階でチップ部品10を仮位
置決めすることができ、したがって、自動はんだ付はラ
インにおいて、ペースト状のはんだを塗布した後に実行
されるリフロー処理(はんだを加熱して溶融させる処理
)におけるチップ立ち現象(はんだが溶融する際の表面
張力によりチップが移動してしまう現象)を防止するこ
とができる。
In this way, by holding the chip component 10 in the "valley" portion created by giving the conductor layer 8A a height difference, the chip component 10 can be temporarily positioned at the previous stage of soldering. Therefore, automatic soldering is carried out on the production line after applying paste-like solder.The reflow process (a process in which the solder is heated and melted) is carried out on a production line, where the chip standing phenomenon (chip movement due to surface tension when the solder melts) occurs. It is possible to prevent this phenomenon.

次いで、第5図は本発明の第4実施例を示すもので、導
体層8Bの周囲を縁取るように高低を設けたものである
Next, FIG. 5 shows a fourth embodiment of the present invention, in which heights are provided so as to frame the periphery of the conductor layer 8B.

このように導体層8bの周囲がリード9aの外形に合わ
せて縁取りされていると、はんだリフロー処理等によっ
て溶融したはんだが、隣接するリード9a・9B間にま
たがっていわゆるブリッジとなる現象を確実に防止する
ことができる。
If the periphery of the conductor layer 8b is edged to match the outer shape of the leads 9a in this way, it is possible to ensure that the solder melted by the solder reflow process or the like does not straddle the adjacent leads 9a and 9B and form a so-called bridge. It can be prevented.

さらにまた、第6図に示す第5実施例のように、断面積
が大きな高電流部分11Aと、断面積が小さな低電流部
分11Bとを持った導体層8Bを用いることにより、回
路構成に応じて、当該回路を流れる電流に対応する電流
容量を持った回路パターンを実現することができる。
Furthermore, as in the fifth embodiment shown in FIG. 6, by using a conductor layer 8B having a high current portion 11A with a large cross-sectional area and a low-current portion 11B with a small cross-sectional area, it is possible to Thus, a circuit pattern having a current capacity corresponding to the current flowing through the circuit can be realized.

なお、前記第1実施例ないし第5実施例において、導体
層に設けるべき高低差の大きさは、その目的により異な
るが、少なくとも50μm程度の高低差によって、それ
ぞれ所定の機能を果たすことができる。
In the first to fifth embodiments, the magnitude of the height difference to be provided in the conductor layer varies depending on the purpose, but each predetermined function can be achieved by a height difference of at least about 50 μm.

さらに、上記各実施例における導体層は、いずれも、均
一な厚さを持った金属箔の表面に設けられる鍍金層の厚
さを調整することによって高低差を設けた構成とされて
いるが、この手法に代えて、次のような手法により高低
差を設けるようにしてもよい。
Furthermore, in each of the above embodiments, the conductor layer has a structure in which height differences are created by adjusting the thickness of the plating layer provided on the surface of the metal foil having a uniform thickness. Instead of this method, the height difference may be provided by the following method.

まず、第7図に示すように、ベースフィルム20の表面
の全面に互って接着剤層21を設け、この接着剤層21
によって200μm以下の厚さの金属箔(一般に銅箔)
22を接着し、この金属箔22の所定範囲にマスキング
(エツチングレジスト)を施すことにより、第一次エツ
チング残領域23を設け、これに第一次エツチングを施
すと、第8図に示すように、第一次エツチング残領域2
3以外の部分が溶解される。次いで、第8図符号24で
示す第二次エツチング残領域を新たにマスキングして第
二次エツチングを施すと、前記第一次、第二次のエツチ
ング領域23・24以外の部分の金属箔22が溶解され
る。さらに、残った金属箔22の表面に必要に応じて蒸
着、鍍金等の処理によってニッケル、アルミニウム、は
んだ等の金属層をほぼ均一な厚さで設けることにより、
第9図に示すように、低い導体層8D、高い導体層8E
、高低の段差を持った導体層8Fがそれぞれ形成される
First, as shown in FIG. 7, adhesive layers 21 are provided on the entire surface of the base film 20, and the adhesive layers 21
Metal foil (generally copper foil) with a thickness of 200 μm or less
22 and applying masking (etching resist) to a predetermined area of this metal foil 22, a primary etching remaining area 23 is provided, and when the primary etching is applied to this area, as shown in FIG. , primary etching remaining area 2
Parts other than 3 are dissolved. Next, when the second etching remaining area indicated by reference numeral 24 in FIG. is dissolved. Furthermore, by providing a metal layer of nickel, aluminum, solder, etc. with a substantially uniform thickness on the surface of the remaining metal foil 22 by vapor deposition, plating, etc. as necessary,
As shown in FIG. 9, a low conductor layer 8D, a high conductor layer 8E
, conductor layers 8F having height differences are formed.

「変形実施例j a、形成された導体層の表面の必要な箇所には、蒸着、
鍍金等の方法によりニッケル層を設けた後、このニッケ
ル層の表面に2μm以下の厚さの金めつきを施して基板
の耐腐食性を向上させるようにしてもよい。
"Modification Example J a. Vapor deposition,
After a nickel layer is provided by a method such as plating, the surface of the nickel layer may be plated with gold to a thickness of 2 μm or less to improve the corrosion resistance of the substrate.

b、パターンに高低差を持ったFPCは、鍍金属の調整
により高低差を設ける方法、エツチング量の調整により
高低差を設ける方法のいずれの方法によって製造された
かを問わず、同様の機能を果だすことができる。
b. An FPC with a pattern having a height difference has the same function regardless of whether it is manufactured by adjusting the plating metal to create the height difference or by adjusting the amount of etching. You can.

C,ベースフィルム上に設けるべき回路のパターン、あ
るいは、導体層の高低差が上記各実施例に限定されるも
のではない。
C. The circuit pattern to be provided on the base film or the height difference of the conductor layer is not limited to the above embodiments.

d、ベースフィルムの表裏に導体層を設けた場合にも本
発明を適用し得るのはもちろんである。
d. Of course, the present invention can also be applied to the case where conductor layers are provided on the front and back sides of the base film.

「発明の効果」 以上の説明で明らかなように、本発明によれば、表面に
設けられた導体層が高低差を持ったFPCが得られるか
ら、この高低差を利用して下記のような効果が得られる
"Effects of the Invention" As is clear from the above explanation, according to the present invention, it is possible to obtain an FPC in which the conductor layer provided on the surface has a difference in height. Effects can be obtained.

(a)  回路パターンが交差する部分において、互い
に交差しようとする導体に高度差を設けて、三次元的に
両者間に間隔を空けることができ、したがって、基板の
片面のみの限定された範囲でいわゆるクロスオーバー回
路を実現することができる。
(a) At the point where the circuit patterns intersect, it is possible to create a height difference between the conductors that are about to intersect with each other, thereby creating a three-dimensional space between them. A so-called crossover circuit can be realized.

(b)  基板上に直接取り付けられるチップ部品と、
リード線または脚を持ったフラットパッケージ部品とを
上下に重なった状態で配置しようとする場合、前記フラ
ットパッケージ部品として、前記チツブ部品をまたぐよ
うな格別に長い脚を持ったものを用いる必要がなく、通
常の脚を持ったフラットパッケージ部品により、容易に
実現することができる。
(b) chip components that are mounted directly on the substrate;
When a lead wire or a flat package component with legs is to be arranged in a vertically overlapping state, there is no need to use a flat package component with exceptionally long legs that would straddle the chip component. , can be easily realized using flat package parts with regular legs.

(c)  高い導体層の間にチップ部品を配置すること
により、はんだ付は前の時点で部品を保持しておくこと
ができ、したがって、はんだリフロー等の処理の際して
部品のずれなどが生じることがない。
(c) Placing the chip components between high conductor layers allows the components to be held at a point before soldering, thus reducing component misalignment during processes such as solder reflow. It never occurs.

(d)  はんだ付けすべき箇所が混み入っている場合
に、各はんだ付は箇所を低い導体層の位置に設定し、こ
のはんだ付は箇所の周囲を高い導体層によって囲むよう
にすれば、はんだがブリッジ化することによるリード間
の短絡を防止することができ、したがって、回路パター
ンの二次元的な集積度が高まる。
(d) When the points to be soldered are crowded, if each soldering point is set at the position of a low conductive layer, and this soldering point is surrounded by a high conductive layer, the soldering will be easier. It is possible to prevent short circuits between the leads due to bridging of the leads, thereby increasing the degree of two-dimensional integration of the circuit pattern.

(e)  上記諸効果の相乗作用によりさらに集積度を
高めたFPCを実現することができる。
(e) Due to the synergistic effect of the above effects, it is possible to realize an FPC with a higher degree of integration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は本発明の第1実施例を示すもので
、第1図はRPCの断面図、第2図は導体線により接続
した状態における断面図、第3図は本発明の第2実施例
の断面図、第4図は本発明の第3実施例の断面図、第5
図は本発明の第4実施例の斜視図、第6図は本発明の第
5実施例の斜視図、第7図ないし第9図は、それぞれ、
本発明にかかるRPCの製造方法の一例を行程順に示す
断面図、第10図および第11図は、それぞれ、FPC
の一従来例を行程順に示す断面図である。 1・・・・・・金属箔、2・・・・・・接着剤、3・・
・・・・ベースフィルム、6A・6B・8・8A8〜F
・・・・・・導体層。
1 and 2 show a first embodiment of the present invention. FIG. 1 is a cross-sectional view of the RPC, FIG. 2 is a cross-sectional view of the RPC connected by a conductor wire, and FIG. A sectional view of the second embodiment, FIG. 4 is a sectional view of the third embodiment of the present invention, and FIG.
The figure is a perspective view of the fourth embodiment of the present invention, FIG. 6 is a perspective view of the fifth embodiment of the present invention, and FIGS. 7 to 9 are, respectively,
10 and 11 are cross-sectional views showing an example of the RPC manufacturing method according to the present invention in the order of steps, respectively.
FIG. 3 is a cross-sectional view showing one conventional example in the order of strokes. 1...Metal foil, 2...Adhesive, 3...
...Base film, 6A, 6B, 8, 8A8~F
...conductor layer.

Claims (1)

【特許請求の範囲】 1 可撓性を持ったベースフィルムの表面に選択的に導
体層を設けることにより回路を形成してなるフレキシブ
ルプリント配線板において、前記導体層(6A・6B)
には、ベースフィルム(3)の表面に固着された金属箔
(1)に、前記ベースフィルムの表面を基準とする高低
差が設けられたことを特徴とするフレキシブルプリント
配線板。 2 可撓性を持ったベースフィルム(3)の表面に金属
箔(1)により回路を形成する行程と、形成された金属
箔の表面に異なる厚さの鍍金(5)を施す行程とからな
ることを特徴とする特許請求の範囲第1項記載のフレキ
シブルプリント配線板の製造方法。 3 可撓性を持ったベースフィルム(3)の表面に選択
的に高低差が設けられた金属箔(1)により回路を形成
する行程と、形成された金属箔の表面にほぼ均一な厚さ
の鍍金(5)を施す行程とからなることを特徴とする特
許請求の範囲第1項記載のフレキシブルプリント配線板
の製造方法。
[Scope of Claims] 1. In a flexible printed wiring board in which a circuit is formed by selectively providing a conductor layer on the surface of a flexible base film, the conductor layer (6A, 6B)
A flexible printed wiring board characterized in that a metal foil (1) fixed to a surface of a base film (3) is provided with a height difference based on the surface of the base film. 2 Consists of a step of forming a circuit with metal foil (1) on the surface of a flexible base film (3), and a step of applying plating (5) of different thickness to the surface of the formed metal foil. A method for manufacturing a flexible printed wiring board according to claim 1. 3 The process of forming a circuit using metal foil (1) with selective height differences on the surface of a flexible base film (3), and forming a circuit with a substantially uniform thickness on the surface of the formed metal foil. 2. The method for manufacturing a flexible printed wiring board according to claim 1, further comprising the step of applying plating (5).
JP781088A 1988-01-18 1988-01-18 Flexible printed wiring board and manufacture thereof Pending JPH01183192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP781088A JPH01183192A (en) 1988-01-18 1988-01-18 Flexible printed wiring board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP781088A JPH01183192A (en) 1988-01-18 1988-01-18 Flexible printed wiring board and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH01183192A true JPH01183192A (en) 1989-07-20

Family

ID=11675965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP781088A Pending JPH01183192A (en) 1988-01-18 1988-01-18 Flexible printed wiring board and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH01183192A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123699A1 (en) * 2016-12-27 2018-07-05 株式会社村田製作所 High-frequency module
JP2021111711A (en) * 2020-01-10 2021-08-02 住友電工プリントサーキット株式会社 Flexible printed wiring board and manufacturing method thereof
WO2023099844A1 (en) * 2021-12-02 2023-06-08 Safran Process for producing an electrical connection for a power module of an aircraft
FR3130110A1 (en) * 2021-12-02 2023-06-09 Safran METHOD FOR MAKING A POWER MODULE FOR AN AIRCRAFT

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123699A1 (en) * 2016-12-27 2018-07-05 株式会社村田製作所 High-frequency module
US11057997B2 (en) 2016-12-27 2021-07-06 Murata Manufacturing Co., Ltd. High-frequency module
US11825603B2 (en) 2016-12-27 2023-11-21 Murata Manufacturing Co., Ltd. High-frequency module
JP2021111711A (en) * 2020-01-10 2021-08-02 住友電工プリントサーキット株式会社 Flexible printed wiring board and manufacturing method thereof
WO2023099844A1 (en) * 2021-12-02 2023-06-08 Safran Process for producing an electrical connection for a power module of an aircraft
FR3130110A1 (en) * 2021-12-02 2023-06-09 Safran METHOD FOR MAKING A POWER MODULE FOR AN AIRCRAFT
FR3130111A1 (en) * 2021-12-02 2023-06-09 Safran METHOD FOR MAKING AN ELECTRICAL CONNECTION FOR AN AIRCRAFT POWER MODULE

Similar Documents

Publication Publication Date Title
US7829265B2 (en) Printed wiring board, method for forming the printed wiring board, and board interconnection structure
US3786172A (en) Printed circuit board method and apparatus
EP1592290A1 (en) Wired circuit board and production method thereof
US11723153B2 (en) Printed circuit board and method of fabricating the same
JP7321009B2 (en) Wiring board, junction type wiring board, and method for manufacturing wiring board
US3850711A (en) Method of forming printed circuit
JPH01183192A (en) Flexible printed wiring board and manufacture thereof
JPH071821B2 (en) Wiring board
JPH11233531A (en) Structure and method for packaging electronic part
JP2717200B2 (en) Method of forming overlay plating on electronic component mounting substrate
JP3424685B2 (en) Electronic circuit device and method of manufacturing the same
JPH1079568A (en) Manufacturing method of printed circuit board
US6395994B1 (en) Etched tri-metal with integrated wire traces for wire bonding
JP3733644B2 (en) Two-layer wiring board and manufacturing method thereof
JP2001053189A (en) Wiring board and manufacturing method thereof
JP2020155694A (en) Double-sided wiring board
TW200410611A (en) Pad-less design of high-density circuit board and its manufacturing method
JP2002158427A (en) Printed wiring board, component mounting board and electronic apparatus
JPH01194500A (en) Substrate for multilayer interconnection
JPH02305494A (en) Manufacture of multilayer interconnection substrate
JP2003031918A (en) Electronic component assembly
JP2006134927A (en) Method of forming level difference circuit and its wiring board
JPH118475A (en) Multilayered printed wiring board for mounting semiconductor package
IL80038A (en) Raised mounting for leadless chip carrier
JPH08236888A (en) Flexible printed wiring board and its manufacture